Проектирование комбинационной схемы проверки четности 2-х байтовой посылки
5.6 Топология базовой ячейки
Рис. 4.10. Топология базовой ячейки 2И-НЕ
При разработке базовой ячейки ТТЛ стремятся уменьшить площадь, занимаемую элементом на кристалле, располагая элементы по принципу плотнейшей упаковки.
Также необходимо учесть следующие требования:
шины питания и земли максимально разнесены друг от друга во избежание их закорачивания;
элементы схемы расположены так, чтобы длина соединяющих их шин металлизации, а следовательно и их паразитная емкость были минимальны.
Стараясь придерживаться выше изложенных основ проектирования, была разработана топология базового логического элемента ТТЛ, которая представлена на рис. 10.
Содержание
- АННОТАЦИЯ
- 1. ТЕХНИЧЕСКОЕ ЗАДАНИЕ
- 2. РАЗРАБОТКА ЛОГИЧЕСКОЙ СХЕМЫ
- 3. РАЗРАБОТКА ТЕХНОЛОГИЧЕСКОГО МАРШРУТА И РЕЖИМОВ ТЕХНОЛОГИЧЕСКИХ ОПЕРАЦИЙ
- 3.1 Технологический маршрут
- 3.2 Графическое изображение стадий процесса
- 3.4 Выбор легирующей примеси
- 3.5 Выращивание эпитаксиального слоя кремния
- 3.6 Расчет профилей распределения примеси и времени высокотемпературных процессов
- 3.6.1 Определение концентраций в подложке и эпитаксиальном слое
- 3.6.2 Определение профилей распределения примеси в неоднородно легированных слоях
- 3.6.3 Окисление
- 3.6.4 Результаты расчета параметров высокотемпературных процессов
- 3.7 Профили распределения примеси
- 3.8 Расчет конструкционно-технологических ограничений
- 4. МОДЕЛИРОВАНИЕ ИНТЕГРАЛЬНОГО БИПОЛЯРНОГО ТРАНЗИСТОРА
- 4.1 Определение ширины области пространственного заряда p-n - переходов
- 4.2 Расчет барьерных емкостей p-n переходов
- 4.3 Расчет параметров модели Гуммеля - Пуна
- 4.3.1 Расчет тока насыщения
- 4.3.2 Расчет токов генерации - рекомбинации
- 4.3.3 Расчет времени пролета носителей заряда через базу
- 4.3.4 Расчет характеристических токов IKF и IKR
- 4.3.5 Расчет напряжения Эрли
- 4.3.6 Расчет чисел Гуммеля для базы и эмиттера
- 4.3.7 Расчет коэффициента передачи тока базы в нормальном режиме
- 4.3.8 Расчет коэффициента передачи тока базы в инверсном режиме
- 4.3.9 Расчет параметров эффекта квазинасыщения
- 4.3.10 Расчет сопротивлений транзистора
- 4.4 Моделирование параметров интегрального транзистора в программе физико-топологического моделирования TCad
- 4.5 Экстрагирование параметров модели Гуммеля - Пуна
- 4.5.1 Нахождение IS, NF
- 4.5.2 Нахождение IKF и IKR
- 4.5.3 Нахождение ISE и NE, ISC и NC
- 4.5.4 Нахождение VAF и VAR
- 4.5.5 Нахождение BF и BR
- 4.5.6 Нахождение RC
- 4.5.7 Нахождение RB
- 4.5.8 Нахождение времени переноса носителей
- 4.6 Анализ полученных результатов
- 5. РАЗРАБОТКА БАЗОВОЙ ЯЧЕЙКИ ТТЛ
- 5.1 Принципиальная электрическая схема элемента
- 5.2 Расчет номиналов резисторов
- 5.3 Расчет геометрических размеров резисторов
- 5.4 Расчет номиналов паразитных элементов
- 5.5 Моделирование базовой ячейки в Micro-cap
- 5.6 Топология базовой ячейки
- 5.7 Топология кристалла
- Заключение
Похожие материалы