1.2 Обзор аналого-цифровых преобразователей

Параллельные АЦП. АЦП этого типа осуществляют квантование сигнала одновременно с помощью набора компараторов, включенных параллельно источнику входного сигнала. На рисунке 1.1 показана реализация параллельного метода АЦП-преобразования для трёх разрядного числа.

С помощью трех двоичных разрядов можно представить восемь различных чисел, включая нуль. Необходимо, следовательно, семь компараторов. Семь соответствующих эквидистантных опорных напряжений образуются с помощью резистивного делителя [2].

Если приложенное входное напряжение не выходит за пределы диапазона от 5/2h, до 7/2h, где h=Uоп/7 - квант входного напряжения, соответствующий единице младшего разряда АЦП, то компараторы с первого по третий устанавливаются в состояние один, а компараторы с четвертого по седьмой - в состояние ноль. Преобразование этой группы кодов в трехзначное двоичное число выполняет логическое устройство, называемое приоритетным шифратором, диаграмма состояний которого приведена в таблице 1.1.

Таблица 1.1 - Диаграмма состояний

Подключение приоритетного шифратора непосредственно к выходу АЦП может привести к ошибочному результату при считывании выходного кода. Рассмотрим, например переход от трех к четырем, или в двоичном коде от 011 к 100. Если старший разряд вследствие меньшего времени задержки изменит свое состояние раньше других разрядов, то временно на выходе возникнет число 111, т.е. семь [3]. Величина ошибки в этом случае составит половину измеряемого диапазона.

Так как результаты АЦ-преобразования записываются, как правило, в запоминающее устройство, существует вероятность получить полностью неверную величину. Решить эту проблему можно, например, с помощью устройства выборки-хранения (УВХ). Некоторые интегральные микросхемы (ИМС) параллельных АЦП, например МАХ100, снабжаются сверхскоростными УВХ, имеющими время выборки порядка 0,1 нс.

Рисунок 1.1 - Схема параллельного АЦП

Другой путь состоит в использовании кода Грея, характерной особенностью которого является изменение только одной кодовой позиции при переходе от одного кодового значения к другому. Наконец, в некоторых АЦП (например, МАХ1151) для снижения вероятности сбоев при параллельном АЦ-преобразовании используется двухтактный цикл, когда сначала состояния выходов компараторов фиксируются, а затем, после установления состояния приоритетного шифратора, подачей активного фронта на синхровход выходного регистра в него записывают выходное слово АЦП [3].

Как видно из таблицы 1.1, при увеличении входного сигнала компараторы устанавливаются в состояние 1 по очереди - снизу вверх. Такая очередность не гарантируется при быстром нарастании входного сигнала, так как из-за различия во временах задержки компараторы могут переключаться в другом порядке. Приоритетное кодирование позволяет избежать ошибки, возможной в этом случае, благодаря тому, что единицы в младших разрядах не принимаются во внимание приоритетным шифратором.

Благодаря одновременной работе компараторов параллельный АЦП является самым быстрым. Например, восьмиразрядный преобразователь типа МАХ104 позволяет получить один млрд отсчетов в секунду при времени задержки прохождения сигнала не более 1,2 нс. Недостатком этой схемы является высокая сложность. Действительно, N-разрядный параллельный АЦП сдержит 2N-1 компараторов и 2N согласованных резисторов. Следствием этого является высокая стоимость (сотни долларов США) и значительная потребляемая мощность. Тот же МАХ104, например, потребляет около четырех Вт.

Последовательные АЦП. Данные виды АЦП бывают последовательного счета и последовательного приближения. Структурная схема АЦП последовательного счета приведена на рисунке 1.2.

Работа преобразователя начинается с прихода импульса запуска, который включает счетчик, суммирующий число импульсов, поступающих от генератора тактовых импульсов ГТИ. Выходной код счетчика подается на ЦАП, осуществляющий его преобразование в напряжение обратной связи Uос. Процесс преобразования продолжается до тех пор, пока напряжение обратной связи сравняется с входным напряжением и переключится компаратор, который своим выходным сигналом прекратит поступление тактовых импульсов на счетчик. Переход выхода компаратора из один в ноль означает завершение процесса преобразования. Выходной код, пропорциональный входному напряжению в момент окончания преобразования, считывается с выхода счетчика [3].

Рисунок 1.2 - АЦП последовательного счета (а), временная диаграмма (б)

Время преобразования АЦП этого типа является переменным и определяется входным напряжением. Его максимальное значение соответствует максимальному входному напряжению и при разрядности двоичного счетчика N и частоте тактовых импульсов fтакт равно tпр.макс = (2N-1)/ fтакт.

Например, при N=10 и fтакт = 1 МГц tпр.макс = 1024 мкс, что обеспечивает максимальную частоту выборок порядка одного кГц.

Статическая погрешность преобразования определяется суммарной статической погрешностью используемых ЦАП и компаратора. Частоту счетных импульсов необходимо выбирать с учетом завершения переходных процессов в них.

При работе без устройства выборки-хранения апертурное время совпадает со временем преобразования. Как следствие, результат преобразования чрезвычайно сильно зависит от пульсаций входного напряжения. При наличии высокочастотных пульсаций среднее значение выходного кода нелинейно зависит от среднего значения входного напряжения. Это означает, что АЦП данного типа без устройства выборки-хранения пригодны для работы с постоянными или медленно изменяющимися напряжениями, которые за время преобразования изменяются не более чем на значение кванта преобразования.

Таким образом, особенностью АЦП последовательного счета является небольшая частота дискретизации, достигающая нескольких килогерц. Достоинством АЦП данного класса является сравнительная простота построения, определяемая последовательным характером выполнения процесса преобразования.

АЦП последовательного приближения, называемый в литературе также АЦП с поразрядным уравновешиванием, является наиболее распространенным вариантом последовательных АЦП [3].

В основе работы этого класса преобразователей лежит принцип дихотомии, т.е. последовательного сравнения измеряемой величины с 1/2, 1/4, 1/8 и т.д. от возможного максимального значения ее. Это позволяет для N-разрядного АЦП последовательного приближения выполнить весь процесс преобразования за N последовательных шагов (итераций) вместо 2N-1 при использовании последовательного счета и получить существенный выигрыш в быстродействии. Так, уже при N=10 этот выигрыш достигает 100 раз и позволяет получить с помощью таких АЦП до 105...106 преобразований в секунду. В то же время статическая погрешность этого типа преобразователей, определяемая в основном используемым в нем ЦАП, может быть очень малой, что позволяет реализовать разрешающую способность до 18 двоичных разрядов при частоте выборок до 200 кГц (например, DSP101 фирмы Burr-Brown).

Рассмотрим принципы построения и работы АЦП последовательного приближения на примере классической структуры (рисунок 1.3а) четырёх разрядного преобразователя, состоящего из трех основных узлов: компаратора, регистра последовательного приближения (РПП) и ЦАП [4].

Рисунок 1.3 - Структурная схема (а) и временная диаграмма (б)

АЦП последовательного приближения

После подачи команды "Пуск" с приходом первого тактового импульса РПП принудительно задает на вход ЦАП код, равный половине его шкалы (для 4-разрядного ЦАП это 10002=810). В этом последнем случае схема управления должна переключить старший разряд d3 обратно в состояние нуля. Непосредственно вслед за этим остаток Uвх - d3 23 h.

Таким же образом сравнивается с ближайшим младшим разрядом и т.д. После четырех подобных выравнивающих шагов в регистре последовательного приближения оказывается двоичное число, из которого после цифро-аналогового преобразования получается напряжение, соответствующее Uвх с точностью до одного ЕМР. Выходное число может быть считано с РПП в виде параллельного двоичного кода по N линиям. Кроме того, в процессе преобразования на выходе компаратора, как это видно из рисунка 1.3б, формируется выходное число в виде последовательного кода старшими разрядами вперед.

Быстродействие АЦП данного типа определяется суммой времени установления tуст ЦАП до установившегося значения с погрешностью, не превышающей 0,5 ЕМР, времени переключения компаратора tк и задержки распространения сигнала в регистре последовательного приближения tз. Сумма tк + tз является величиной постоянной, а tуст уменьшается с уменьшением веса разряда. Следовательно, для определения младших разрядов может быть использована более высокая тактовая частота. При поразрядной вариации fтакт возможно уменьшение времени преобразования tпр на 40%. Для этого в состав АЦП может быть включен контроллер [4].

При работе без устройства выборки-хранения апертурное время равно времени между началом и фактическим окончанием преобразования, которое так же, как и у АЦП последовательного счета, по сути, зависит от входного сигнала, т.е. является переменным. Возникающие при этом апертурные погрешности носят также нелинейный характер. Поэтому для эффективного использования АЦП последовательного приближения, между его входом и источником преобразуемого сигнала следует включать УВХ. Большинство выпускаемых в настоящее время ИМС АЦП последовательного приближения (например, 12-разрядный МАХ191, 16-разрядный AD7882 и др.), имеет встроенные устройства выборки-хранения или, чаще, устройства слежения-хранения (track-hold), управляемые сигналом запуска АЦП. Устройство слежения-хранения отличается тем, что постоянно находится в режиме выборки, переходя в режим хранения только на время преобразования сигнала.

Данный класс АЦП занимает промежуточное положение по быстродействию, стоимости и разрешающей способности между последовательно-параллельными и интегрирующими АЦП и находит широкое применение в системах управления, контроля и цифровой обработки сигналов.

Последовательно-параллельные АЦП. Последовательно-параллельные АЦП являются компромиссом между стремлением получить высокое быстродействие и желанием сделать это по возможности меньшей ценой. Последовательно-параллельные АЦП занимают промежуточное положение по разрешающей способности и быстродействию между параллельными АЦП и АЦП последовательного приближения. Последовательно-параллельные АЦП подразделяют на многоступенчатые, многотактные и конвеерные [4].

Многоступенчатые АЦП. В многоступенчатом АЦП процесс преобразования входного сигнала разделен в пространстве. В качестве примера на рисунке 1.5 представлена схема двухступенчатого 8-разрядного АЦП.

Верхний по схеме АЦП осуществляет грубое преобразование сигнала в четыре старших разряда выходного кода. Цифровые сигналы с выхода АЦП поступают на выходной регистр и одновременно на вход четырехразрядного быстродействующего ЦАП. Во многих ИМС многоступенчатых АЦП (AD9042, AD9070 и др.) этот ЦАП выполнен по схеме суммирования токов на дифференциальных переключателях, но некоторые (AD775, AD9040A и др.) содержат ЦАП с суммированием напряжений. Остаток от вычитания выходного напряжения ЦАП из входного напряжения схемы поступает на вход АЦП2, опорное напряжение которого в 16 раз меньше, чем у АЦП1. Как следствие, квант АЦП2 в 16 раз меньше кванта АЦП1. Этот остаток, преобразованный АЦП2 в цифровую форму представляет собой четыре младших разряда выходного кода. Различие между АЦП1 и АЦП2 заключается прежде всего в требовании к точности: у АЦП1 точность должна быть такой же как у восьмиразрядного преобразователя, в то время как АЦП2 может иметь точность 4-разрядного [5].

Рисунок 1.5 - Структурная схема двухступенчатого АЦП

Грубо приближенная и точная величины должны, естественно, соответствовать одному и тому же входному напряжению Uвх(tj). Из-за наличия задержки сигнала в первой ступени возникает, однако, временнoе запаздывание. Поэтому при использовании этого способа входное напряжение необходимо поддерживать постоянным с помощью устройства выборки-хранения до тех пор, пока не будет получено все число.

Конвейерные АЦП. Быстродействие многоступенчатого АЦП можно повысить, применив конвейерный принцип многоступенчатой обработки входного сигнала. В обыкновенном многоступенчатом АЦП (рисунок 1.6) вначале происходит формирование старших разрядов выходного слова преобразователем АЦП1, а затем идет период установления выходного сигнала ЦАП. На этом интервале АЦП2 простаивает. На втором этапе во время преобразования остатка преобразователем АЦП2 простаивает АЦП1. Введя элементы задержки аналогового и цифрового сигналов между ступенями преобразователя, получим конвейерный АЦП, схема восьмиразрядного варианта которого приведена на рисунке 1.6 [5].

Роль аналогового элемента задержки выполняет устройство выборки-хранения УВХ2, а цифрового - четыре D-триггера. Триггеры задерживают передачу старшего полубайта в выходной регистр на один период тактового сигнала CLK.

Сигналы выборки, формируемые из тактового сигнала, поступают на УВХ1 и УВХ2 в разные моменты времени (рисунок 1.6). УВХ2 переводится в режим хранения позже, чем УВХ1 на время, равное суммарной задержке распространения сигнала по АЦП1 и ЦАП. Задний фронт тактового сигнала управляет записью кодов в D-триггеры и выходной регистр. Полная обработка входного сигнала занимает около двух периодов CLK, но частота появления новых значений выходного кода равна частоте тактового сигнала.

Таким образом, конвейерная архитектура позволяет существенно повысить максимальную частоту выборок многоступенчатого АЦП. То, что при этом сохраняется суммарная задержка прохождения сигнала, соответствующая обычному многоступенчатому АЦП с равным числом ступеней, не имеет существенного значения, так как время последующей цифровой обработки этих сигналов все равно многократно превосходит эту задержку. За счет этого можно без проигрыша в быстродействии увеличить число ступеней АЦП, понизив разрядность каждой ступени. В свою очередь, увеличение числа ступеней преобразования уменьшает сложность АЦП. Действительно, например, для построения 12-разрядного АЦП из четырех трёхразрядных необходимо 28 компараторов, тогда как его реализация из двух шестриразрядных потребует 126 компараторов [5].

Конвейерную архитектуру имеет большое количество выпускаемых в настоящее время многоступенчатых АЦП. В частности, двуступенчатый 10-разрядный AD9040А, выполняющий до 40 млн. преобразований в секунду (МПс), четырехступенчатый 12-разрядный AD9220 (10 МПс), потребляющий всего 250 мВт, и др. При выборе конвейерного АЦП следует иметь в виду, что многие из них не допускают работу с низкой частотой выборок.

Рисунок 1.6 - Структурная схема конвейерного АЦП

Например, изготовитель не рекомендует работу ИМС AD9040А с частотой преобразований менее 10 МПс, трехступенчатого 12-разрядного AD9022 с частотой менее двух МПс и т.д. Это вызвано тем, что внутренние УВХ имеют довольно высокую скорость разряда конденсаторов хранения, поэтому работа с большим тактовым периодом приводит к значительному изменению преобразуемого сигнала в ходе преобразования.

Рисунок 1.7 - Диаграммы работы конвейерного АЦП

Многоконтактные последовательно-паралельные АЦП. Преобразователь состоит из четырехразрядного параллельного АЦП, квант h которого определяется величиной опорного напряжения, четырехразрядного ЦАП и устройства управления [6].

Рисунок 1.8 - Структурная схема двухтактного АЦП

Если максимальный входной сигнал равен 2,56 В, то в первом такте преобразователь работает с шагом квантования h1 = 0,16 В. В это время входной код ЦАП равен нулю. Устройство управления пересылает полученное от АЦП в первом такте слово в четыре старших разряда выходного регистра, подает это слово на вход ЦАП и уменьшает в 16 раз опорное напряжение АЦП. Таким образом, во втором такте шаг квантования h2 = 0,01 В и остаток, образовавшийся при вычитании из входного напряжения схемы выходного напряжения ЦАП, будет преобразован в младший полубайт выходного слова.

Очевидно, что используемые в этой схеме четырехразрядные АЦП и ЦАП должны обладать восьмиразрядной точностью, в противном случае возможен пропуск кодов, т.е. при монотонном нарастании входного напряжения выходной код АЦП не будет принимать некоторые значения из своей шкалы. Так же, как и в предыдущем преобразователе, входное напряжение многотактного АЦП во время преобразования должно быть неизменным, для чего между его входом и источником входного сигнала следует включить устройство выборки-хранения.

Быстродействие рассмотренного многотактного АЦП определяется полным временем преобразования четырехразрядного АЦП, временем срабатывания цифровых схем управления, временем установления ЦАП с погрешностью, не превышающей 0,2...0,3 кванта восьмиразрядного АЦП, причем время преобразования АЦП входит в общее время преобразования дважды. В результате при прочих равных условиях преобразователь такого типа оказывается медленнее двухступенчатого преобразователя, рассмотренного выше. Однако он проще и дешевле. По быстродействию многотактные АЦП занимают промежуточное положение между многоступенчатыми АЦП и АЦП последовательного приближения. Примерами многотактных АЦП являются трехтактный 12-разрядный AD7886 со временем преобразования один мкс, или трехтактный 16-разрядный AD1382 со временем преобразования два мкс.