1.1.4 RS-триггер

Ттриггером RS-типа называют элементарный автомат с двумя устойчивыми состояниями, имеющих два информационных входа R и S такие, что при R=1 и S=0 триггер принимает состояние 0 (), а при S=1 и R=0 - состояние 1 (). В соответствии с состоянием, принимаемым триггером, вход S называют единичным входом триггера, а вход R - нулевым

Схема .RS-триггеров составляет основу для построения других триггерных схем, таких, как T-, D- и JK-триггеры.

На рис. 8 приведена реализация RS-триггера на элементах ИЛИ--НЕ, а на рис. 9 - на элементах И--НЕ.

Рис. 8 RS-триггера на элементах ИЛИ--НЕ : а) функциональная схема; б)условное графическое изображение; г) временные диаграммы работы

На условном графическом изображении (рис. 8,6) кружки на входах R, S показывают, что данный RS-триггер управляется инверсными сигналами (см. таблицу истинности табл.2).

Наиболее полное представление о работе триггеров дают временные диаграммы (рис. 8,г, 9,г), которые описывают не только значения выходных уровней в любой момент.

Рис. 9. RS-триггера на элементах И--НЕ : а) функциональная схема; б)условное графическое изображение; в) карта Карно; г) временные диаграммы работы

Из временных диаграмм видно, что длительность переключения tпер и минимальная длительность входного сигнала данных tвх.min для асинхронных RS-триггеров определяются средним временем задержки сигнала в логических элементах

tзд.р.ср.=0.5( tзд.р01+ tзд.р10 )

tпер= tвх.min=2tзд.р.ср. (1)

На временных диаграммах символом (*) помечены интервалы воздействия на входы RS-триггеров запрещенными комбинациями управляющих сигналов. При этом в триггере на элементах ИЛИ--НЕ устанавливаются выходные уровни Q = 0, = 0, а в триггере на элементах И--НЕ -- Q = 1, =1 . Состояние, принимаемое RS-триггером по окончании действия запрещенной комбинации, зависит от того, какой из управляющих сигналов длится дольше. Если на входах появится комбинация 01 или 10, триггер перейдет в состояние, соответствующее этой комбинации. При строго одновременном переключении сигналов на входах R и S в комбинацию, соответствующую режиму хранения, возникнет непредсказуемая ситуация. Например, оба элемента И - НЕ находятся в единичных состояниях, но, в конечном счете, схема перейдет в одно из устойчивых состояний (01 или 10). В какое именно состояние переключится триггер зависит от случайного разброса задержек логических элементов.

Для устранения неоднозначности реакции RS-триггера на одновременное воздействие сигналами установки на входы R и S необходимо оговорить состояние, в которое RS-триггер должен перейти. По реакции на запрещенную для RS-триггера комбинацию входных сигналов различают S-триггеры (переключаются в единичное состояние), R-триггеры (переключаются в нулевое состояние) и E-триггеры (от Exclusive, сохраняют предыдущее состояние).

Рис. 10. R-триггер на элементах И--НЕ a) функциональная схема;б) временные диаграммы работы

Схема реализации R-триггера в базисе И--НЕ и временные диаграммы его работы приведены на рис. 10С. К схеме обычного RS - триггера добавлена обратная связь с выхода элемента DD2 на вход логического элемента DD1. Когда S =R=1 выход DD2, на котором устанавливается = 0 , блокирует остальные входы элемента DD1 и устанавливает на его выходе логическую «1». Поэтому комбинация S=R=1 устанавливает триггер в состояние «0». Как видно из временных диаграмм (рис. 3.7,6), дополнительные логические элементы DD1 и DD2 увеличивают время переключения R -триггера и минимальную длительность входного сигнала по сравнению с выражением 2.:

tпер= tвх.min=3tзд.р.ср. (2)

На рис. 11. показана схема S-триггера в базисе И--HE . Обратная связь с выхода элемента DD1 на вход элемента DD2 обеспечивает приоритет входу S, так как на вход DD2 поступает уровень = 0 , который для логического элемента И--НЕ является доминирующим и устанавливает на выходе элемента DD2 логическую «1».

Рис. 11 S-триггер на элементах И--НЕ a) функциональная схема;б) временные диаграммы работы

Схема, реализующая T-триггер в базисе логических элементов И--НЕ, и его временные диаграммы показаны на рис. 12. Дополнительные инверторы DD5, DD6 при S=R=1 блокируют сигналами = 0 и =0 логические элементы DD1, DD2, на выходах которых при этом устанавливаются уровни «логической 1», что соответствует режиму хранения ранее записанной информации.

Рис. 12. T-триггер на элементах И--НЕ a) функциональная схема; б) временные диаграммы работы.

Вследствие задержки блокирующих сигналов инверторами DD5, DD6 на выходах вентилей DD1, DD2 формируются сигналы помехи дA, дВ, аналогично помехам в асинхронных триггерах типа R и S. Помехи на управляющих входах при определенных условиях могут привести к ложному срабатыванию триггеров на элементах DD3 и DD4.

Для устранения ложных срабатываний триггеры R-, S- и Т-типа необходимо синхронизировать серией импульсов С. Разрешающие уровни синхросигналов должны поступать с некоторой задержкой tSU относительно изменения информационных сигналов R и S. Для этого в схемах (рис. 10, 11, 12) предусматривается дополнительный вход С (показан штриховой линией). Таким образом, получают варианты синхронных R-, S- и Е-триггеров, которые обладают более высокой надежностью, но и большим разрешающим временем вследствие необходимой дополнительной задержки синхроимпульсов на время возникновения помехи (до окончательного установления значений сигналов на выходах элементов DD1, DD2).

Помимо борьбы с помехами режим синхронизации RS-триггеров широко используется при построении тактируемых цифровых устройств. Для обеспечения синхронизируемого режима работы обычные асинхронные RS-триггеры должны быть дополнены схемами синхронизации. На рис.13. и 14 показана реализация синхронных RS-триггеров соответственно в базисе логических элементов ИЛИ--НЕ и И--НЕ. Схемы синхронизации построены на логических элементах DD1, DD2 и формируют сигналы R*, S*, управляющие состоянием асинхронных RS-триггеров на логических элементах DD3, DD4. Информация, поступающая на входы S и R, как видно из временных диаграмм, воспринимается только на интервале действия разрешающих синхроимпульсов С длительностью tс.В остальное время триггер находится в режиме хранения ранее записанной информации.

Размещено на http://www.allbest.ru

Рис. 13. Синхронный RS-триггер на элементах ИЛИ--НЕ:

а)функциональная схема; б) условное графическое изображения;

в) карта Карно; г) временные диаграммы работы

Рис. 14. Синхронный RS-триггер на элементах И--НЕ:

а)функциональная схема; б) условное графическое изображения;

в) карта Карно; г) временные диаграммы работы

Все изменения информационных сигналов R и S (,) в интервале tс передаются на вход асинхронного триггера на логических элементах DD3, DD4 и вызывают переключение его состояний (прозрачный режим асинхронной записи), что характерно для всех схем синхронизируемых уровнем. Запрещенной, аналогично асинхронным триггерам, является комбинация входных сигналов C=R=S=1 ( ===0 ), обусловливающая установку на прямом и инверсном выходах уровней Q==0 в триггере (рис 13,а), а в триггере (рис. 14,а) Q==1. Такая ситуация еще называется « разрыв внутренних связей», поскольку они не оказывают влияния на выходные сигналы триггера.

В RS-триггерах, синхронизируемых фронтом (динамических), отсутствует режим прозрачной асинхронной записи. Информационные сигналы S и R могут переключаться многократно, но триггер переключается в состояние, соответствующее комбинации входных сигналов S и R непосредственно перед разрешающим положительным (или отрицательным) фронтом синхроимпульса.