1.1.5 Способ увеличения количества выходов дешифратора
Рассмотрим способ увеличения количества выходов дешифратора. Пусть в нашем распоряжении имеются полные (число выходов равно 2n при n информационных входах) дешифраторы типа 2>4 (два входа - четыре выхода). Необходимо построить дешифратор, который имеет 4 информационных входа и 16 выходов, то есть дешифратор типа 4>16.
Пример построения такого дешифратора и условное обозначение микросхемы, реализующий такой дешифратор, предложены на рисунке 6.
В зависимости от состояний сигналов x3 и x2 при наличии на входе разрешения работы E дешифратора DD1 формируется единица на одном из четырёх выходов этого дешифратора. Это приводит к тому, что только один из выходных дешифраторов будет реагировать на комбинацию сигналов на входах x0 и x1. Только выбранный дешифратор сформирует единицу на одном из своих выходов, номер которого определяется сигналами x0 и x1.
Например, пусть на входах x3x2x1x0 присутствует число 1011. На входах x3x2 присутствует комбинация 10, что соответствует в десятичном виде числу 2.
Рисунок 6 Способ реализации сложного дешифратора и его условное обозначение
Следовательно, именно на выходе 2 дешифратора DD1 сформируется активный сигнал, равный единице. Только дешифратору DD4, который принимает по входу E активный уровень, будет разрешаться работа. На входах x1x0 присутствует число 11, что соответствует в десятичном виде числу 3. На третьем выходе выбранного дешифратора DD4 будет формироваться единица, то есть активный сигнал. На остальных выходах выбранного дешифратора будет присутствовать нуль так же, как и на выходах невыбранных дешифраторов DD2, DD3, DD5. То есть только на выходе y11 присутствует активный сигнал. Если перевести заданное двоичное число 1011 в десятичную систему, то получим номер выбранного выхода в десятичной системе: 11. Процедура перевода двоичного числа с учётом весов разрядов предлагается ниже.
10112=23+21+20=1110.
- Введение
- Глава 1. Техническая часть. Разработка стенда для анализа работы логического элемента «декодер»
- 1.1 Аналитический обзор
- 1.1.1 Основные сведения о декодере
- 1.1.2 Принцип работы дешифратора
- 1.1.3 Функции декодера и кодера
- 1.1.4 Виды дешифратора
- 1.1.5 Способ увеличения количества выходов дешифратора
- 1.1.6 Принцип работы дешифратора 4 входа 16 выходов
- 1.1.7 Двоичные логические операции с цифровыми сигналами (битовые операции)
- 1.1.7.1 Элементы И, И-НЕ, ИЛИ, ИЛИ-НЕ
- 1.1.7.2 Логика на КМОП транзисторах
- 1.2 Практическая часть
- 1.2.1 Основные характеристики системы автоматизированного проектирования OrCAD
- 1.2.2 Основные характеристики системы автоматизированного проектирования Protel
- 1.2.3 Результаты исследований работы логических устройств с помощью программы схемотехнического моделирования PSpice AD
- 1.2.4 Построение и исследование декодера 2 входа 4 выхода
- 1.2.5 Исследование работы декодера 4 входа 16 выходов построенного в программе Protel
- 1.3 Разработка стенда
- 1.3.1 Проектирование электрической схемы для реализации дешифратора
- 1.3.2 Изготовление печатной платы
- 2.1 Функции, задачи и назначение ремонтного хозяйства
- 1.2 Электрическая схема стенда
- 1 Универсальный компьютерный лабораторный стенд 4
- Схемы аппаратной реализации кодеров и декодеров циклического кода.
- Декодеры
- Краткое описание лабораторного стенда
- Электрическая принципиальная схема декодера.
- Алгоритм работы и структурная схема декодера телетекста.
- 9. Функциональная схема декодера и описание его работы