logo
Автоматическая система управления

3.2 Системный контроллер

На рис. 7 представлено обозначение системного контроллера и формирователя шины КР580ВК38.

Рис. 5 -- Системный контроллер КР580ВК38

Таблица 1 -- Технические параметры КР580ВК38

Технические параметры

Технология ТТЛШ

Число активных элементов в кристалле 1141

Напряжение питания, В +5

Потребляемый ток (Uпит = 5,25 В), мА 190

Масса, г5

Таблица 2 -- Функциональное назначение выводов КР580ВК38

Обозначение

Функциональное назначение выводов

BUSEN

Управление передачей данных и выдачей сигналов

INTA

Подтверждение запроса прерывания

DBIN

Чтение из ЗУ

WR

Запись в ЗУ

STSTB

STSTB -- строб сигнала состояния.

HLDA

HLDA -- сигнал подтверждения захвата шин

I/OW, I/OR

I/OW, I/OR -- input/outpit write/read

MEMR, MEMWR

MEMR, MEMWR -- сигналы чтения и записи в память

D0...D7

D0...D7 -- выводы буфера данных подключаемых к МП

DB0...DB7

DB0...DB7 -- выводы к ШД

Специальная БИС типа КР580ВК38 представляет собой системный контроллер и формирователь шины данных для МС на базе МП ВМ80. Схема формирует базовый набор управляющих стробов магистрали типа И41 и обеспечивает двунаправленную буферизацию шины данных МП от основной памяти и устройств ввода-вывода. В БИС использована биполярная ТТЛШ технология, гарантирующая небольшие задержки и высокую нагрузочную способность.

Двунаправленный 8-разрядный шинный формирователь обеспечивает выход DB7-DB0 со стороны системной магистрали с током нагрузки до 10 мА и емкостью нагрузки до 100 пФ, а также изолирует шину данных МП D7-D0 от системной. Задержка, вносимая формирователем в шину данных, не превышает 40 нс. Формирователь выполнен по схеме с тремя состояниями.

Рис. 6 -- Временные диаграммы работы системного контроллера КР580ВК38

В состав контроллера входит регистр-защелка, который по стробу фиксирует слово состояния SW выдаваемое МП в начале каждого машинного цикла.

Слово состояния определяет тип текущего машинного цикла, в зависимости от которого логическая схема контроллера формирует один из пяти управляющих стробов системной магистрали , , , , . Временные диаграммы их генерации приведены на рис. 8 и зависят от длительности стробов DBIN и микропроцессора. Трехстабильные выходные буферы шины данных и управляющих сигналов открываются асинхронно входным сигналом . При =1 буферы находятся в состоянии с высоким выходным сопротивлением.