3.2 Автоматическая регулировка усиления

Кроме того, что сигналы в микрофонных трактах должны быть сфазированы, они еще должны быть одинаковой амплитуды. Такую задачу должны решать узлы схемы с пиковыми детекторами ПД и переменные коэффициенты усиления ПУ. Схемы АРУ могут быть реализованы как по стандартной конфигурации (рис.8, 9), так и с применением специализированных микросхем TDA7284, BA3308F и др., которые смогут решать задачу АРУ для заданных параметров эксплуатации. В случае успешного решения задачи АРУ наличие сигнала на выходе смесителя будет зафиксировано выходным пиковым детектором ПД (см. структурную схему). Выходным сигналом с этого ПД необходимо управлять тонкой фазировкой сигналов. Такая необходимость может возникнуть при движении шумного объекта вблизи ОДГС. Постоянная времени этого ПД должна быть такова, что бы не реагировать на появление сигнала оператора связи.

Рис. 8. Схема АРУ по превышению амплитуды.

Рис. 9. Схема АРУ с делителем сигнала на выходе микрофона

Элементы задержки в макетном варианте могут быть реализованы на микросхеме PT2399. Величина задержки регулируется с помощью одного резистора. Поскольку длительность задержки для этой микросхемы достаточно велика - от 30 до 300 мс, то таких линий задержки потребуется 2, по крайней мере для макета. После подтверждения правильности принятых решений, задержка может быть реализована в виде тактируемой управляемой схемы на базе микросхемы HC55564 и обрамлением на базе логических микросхем с приемкой 5. Управление задержкой в этом случае может происходить с минимальным шагом 15,2 мкс., а общая величина задержки может составлять порядка 4 мс, что вполне достаточно с учетом динамических свойств микрофонов.

Дополнительно может быть проверен еще один вариант, который подразумевает совершенно разные по типу микрофоны в составе дифференциального микрофона, поскольку АРУ и управляемая зазадержка в достаточно широком диапазоне способны менять амплитуду и фазу сигналов. Схема электрическая принципиальная макета микрофонного усилителя без АРУ, элементов управления задержкой и фильтров приведена в приложении к данной пояснительной записке и на рис. 10.