Автоматическая система управления

3.1 Микропроцессор

Схема содержит АЛУ, блок регистров, устройство управления и буфер данных. Обмен информацией между составными частями схемы осуществляется с помощью 8-разрядной внутренней шины. По шине передаются команды, адреса, данные, а также информация SW (Status Word) о состоянии процессора в текущем машинном цикле.

Размещено на http://allbest.ru/

Рис. 2 -- Микропроцессор КР580ВМ80

В состав интерфейса МП входят трехстабильная 16-разрядная шина адреса А15-А0, трехстабильная двунаправленная 8-разрядная мультиплексированная шина состояния/данных D7-D0, две линии двухфазной синхронизации F1, F2 и десять линий управления, из которых четыре входных, а шесть выходных. Каждая линия управления имеет свое функциональное назначение:

D0 - D8 -- Двунаправленная 8-разрядная шина данных, которая выполняет: передачу управляющего слова; обмен данными между регистрами микропроцессора и блоками МПС.

A0 - A15 -- Направленная от микропроцессора 16 - разрядная шина, которая выполняет: передачу адреса ячейки памяти при обращении памяти; передачу адреса внешнего устройства. В этом случае 8-разрядный адрес УВВ появляется на выводах А0 - А7 и дублируются на линиях А8 - А15.

Сигналы управления шиной данных:

DBIN -- Выходной сигнал “Прием”. Если DBIN=1, то шина данных настроена на прием данных в микропроцессор из памяти или УВВ. Если DBIN=0, то шина данных настроена на вывод информации из микропроцессора;

WR -- Выходной сигнал “Выдача данных”. Если WR=0, то микропроцессор зафиксировал на шине данных 8-разрядный код, который должен быть воспринят памятью или УВВ.

Сигналы управления вводом-выводом:

READY -- Входной сигнал “Готовность” от УВВ или памяти. Если READY=1, то УВВ или память готовы к обмену данными с микропроцессором. Если READY=1, то УВВ или память не готовы к обмену данными с микропроцессором.

WAIT -- Выходной сигнал “Ожидание”. Если WAIT=1, то находится в режиме “Ожидание”;

INT -- Входной сигнал “Запрос прерывания” от УВВ. Если INT=1 следовательно, одному из УВВ требуется обслуживание;

INTE -- Выходной сигнал “Разрешения прерывания”. Этот информирует УВВ о возможности или невозможности микропроцессором запросов на прерывание. Если INTE=1, то прерывания разрешены. Если INTE=0, то прерывания запрещены;

HOLD -- Входной сигнал “Запрос захвата шин” от УВВ. Если HOLD=1, значит, одно из УВВ требует обмена по прямому доступу к памяти;

HLDA -- Выходной сигнал “Подтверждение захвата шин”. Если HLDA=1, то микропроцессор отключился от системных шин и “отдал” их в распоряжение УВВ и памяти;

Сигналы синхронизации:

F1, F2 -- Входные сигналы от тактового генератора;

SYNC -- Выходной сигнал “Синхронизация”. Если SYNC=1, то на шину данных микропроцессор выставил восемь управляющих сигналов;

RESET -- Входной сигнал “Сброс”. Сигнал начальной установки микропроцессора. Если RESET=1 в течение 3 - 4 периодов тактовой частоты, то микропроцессор прекращает свою работу, обнуляет счетчик команд и бездействует. Как только RESET=0, микропроцессор начинает выполнять команду, записанную по адресу 0000Н.

Рис. 3-- Схема микропроцессора КР580ВМ80

WAIT -- сигнал ожидания готовности;

INTE -- разрешение прерывания;

INT -- запрос векторного прерывания;

HOLD -- запрос доступа к магистрали;

HLDA -- подтверждение доступа к магистрали.

Рис. 4-- Схема центрального микропроцессорного блока.

Содержание