4.3. Моделирование триггера для реализации преобразователя

Пример моделирования кодопреобразователя приведен на основе D-триггера. D-триггер рекомендуется моделировать на основе DV-триггера.

DV-триггер (в некоторых литературных источниках DF-триггер) также является универсальным элементарным автоматом с двумя входами. Когда V=Х₁=1, то такой триггер работает как D-триггер. Если же V=Х₁=0, то этот триггер сохраняет свое предыдущее состояние.

Рис. 4.9

Схемы моделирования DV-триггера на основе элементов И-НЕ и ИЛИ-НЕ представлены на рис. 4.10 и 4.11.

Рис. 4.10. DV-триггер на элементах И-НЕ

Рис. 4.11. DV-триггер на элементах ИЛИ-НЕ

Пример моделирования триггера на основе элементов И-НЕ представлен на рис. 4.13.

Схемы моделирования остальных триггеров на логических элементах представлены в [3].

Для реализации задержки на один такт работы кодопреобразователя в схему триггера необходимо включать в точках А блок задержки (рис. 4.13).

Рис. 4.12. Блок задержки на один такт работы преобразователя

A

Рис. 4.13

Рис. 4.14