logo search
шпоры по ЭМПУ

48. Асинхронные rs-триггеры на элементах или-не. Временные диаграммы.

Основой микропроцессорной техники является триггер, который имеет 2 устойчивых состояния равновесия и переходит из одного состояния в другое с помощью внешних импульсов. Триггер позволяет определить состояние в предыдущем цикле и позволяет определить состояние в текущем времени. Поэтому основной узел оперативной памяти состоит из триггеров.

Работа асинхронного триггера зависит от сигналов в информационных входах.

Асинхронные RS-триггеры на элементах ИЛИ-НЕ:

Таблица перехода:

R

S

Qn+1

1

0

0

0

1

1

0

0

Qn

1

1

запрещ

Qn+1- текущее состояние; Qn- предыдущий режим

49. Д-триггеры.

Основой микропроцессорной техники является триггер, который имеет 2 устойчивых состояния равновесия и переходит из одного состояния в другое с помощью внешних импульсов. Триггер позволяет определить состояние в предыдущем цикле и позволяет определить состояние в текущем времени. Поэтому основной узел оперативной памяти состоит из триггеров.

Д-триггер (delay-задержка) имеет прямые или инверсные установочные входы R и S, один управляющий вход D и вход синхронизации C. Входы R и S называются установочными и служат для предварительной установки Д-триггера в состояние Q=1 или Q=0.

Сигнал на управляющем входе D=1 или D=0 устанавливает триггер в устойчивое состояние с одноимённым значением на прямом информационном выходе Q=1 или Q=0 только при одновременном действии импульса положительной полярности на входе синхронизации. Обычно переключение триггера происходит в течении времени действия переднего фронта импульса синхронизации.