Программно-аппаратный комплекс для отладки программного и аппаратного обеспечения на базе RISC микропроцессора AT91SAM9260

дипломная работа

2 Анализ возможностей процессора

Микроконтроллер AT91SAM9260 на базе ядра ARM9 является продуктом корпорации Atmel. Это первый микроконтроллер из серии SAM9. Используется в системах реального времени под управлением ОС Linux и Windows CE. AT91SAM9260 основан на ядре ARM926EJ-S, работающем на частоте 190 МГц и оборудованном 8 Кб кэша инструкций и 8 Кб кэша данных. Для уменьшения количества выводов интерфейсы периферийных устройств AT91SAM9260 мультиплексированы на три 32-битных контроллера ввода-вывода.[20]

Параметры микроконтроллера AT91SAM9260.

· Содержит процессор ARM926EJ-S ARM Thumb

o расширение инструкций для цифровой обработки, технология ARM Jazelle для ускорения выполнения Java-приложений

o 8 кбайт кэш-памяти данных, 8 кбайт кэш-памяти инструкций, буфер записи

o производительность 200 миллионов операций в секунду на частоте 180 МГц

o блок управления памятью

o поддержка отладочного коммуникационного канала EmbeddedICE

· Дополнительная встроенная память

o одно внутреннее ПЗУ размером 32 кбайт с однотактным доступом на максимальной частоте

o два внутренних статических ОЗУ размером 4 кбайт с однотактным доступом на максимальной частоте

· Внешний шинный интерфейс (EBI)

o поддержка SDRAM, статической памяти, NAND-флэш-памяти (с функцией ECC) и CompactFlash

· Полноскоростной порт устройства USB 2.0 (12 Мбит/сек)

o встроенный трансивер, 2432 байт встроенного конфигурируемого двухпортового ОЗУ

· Полноскоростной одиночный хост-порт USB 2.0 (12 Мбит/сек) в 208-выводном корпусе PQFP и сдвоенный порт в 217-выводном корпусе LFBGA

o один или два встроенных трансивера

o встроенные буферы FIFo и выделенные каналы ПДП

· Ethernet MAC 10/100 Base T

o медиа-независимый интерфейс MII или RMII

o 28-байтные буферы FIFO и выделенные каналы ПДП для приема и передачи

· Интерфейс приемника изображения

o внешний интерфейс ITU-R BT. 601/656, программируемая кадровая частота захвата изображения

o 12-разрядный интерфейс данных для поддержки высокочувствительных датчиков

o Синхронизация SAV и EAV, предварительный просмотр с масштабированием, формат YCbCr

· Шинная матрица

o шестислойная 32-разрядная матрица

o опция выбора загрузочного режима, команда перераспределения карты памяти (Remap)

· Полнофункциональный системный контроллер, в т.ч.

o контроллер сброса, контроллер выключения

o четыре 32-разрядных регистра с резервным батарейным питанием (16 байт)

o тактовый генератор и контроллер управления питанием

o расширенный контроллер прерываний и блок отладки

o таймер периодических интервалов, сторожевой таймер и таймер реального времени

· Контроллер сброса (RSTC)

o схема сброса при подаче питания, идентификация источника сброса и выход сброса

· Тактовый генератор (CKGR)

o выборочный маломощный генератор 32768 Гц или внутренний маломощный RC-генератор, подключенный к резервному батарейному питанию

o встроенный генератор 3...20 МГц, одна схема ФАПЧ с частотой до 240 МГц и одна схема ФАПЧ с частотой до 130 МГц

· Контроллер управления питанием (PMC)

o режим работы с очень низкой частотой синхронизации, возможности программной оптимизации потребляемой мощности

o два программируемых сигнала внешней синхронизации

· Расширенный контроллер прерываний (AIC)

o индивидуально-маскированные, векторизованные источники прерываний с 8 уровнями приоритетов

o три источника внешних прерываний и один быстродействующий источник прерывания, защита от ложных прерываний

· Блок отладки (DBGU)

o 2-проводной УАПП и поддержка отладочного коммуникационного канала, программируемое предотвращение доступа ВСЭ

· Таймер периодических интервалов (PIT)

o 20-разрядный интервальный таймер с 12-разрядным интервальным счетчиком

· Сторожевой таймер (WDT)

o Защищенный ключом, однократно программируемый, оконный 16-разрядный счетчик, работающий от низкочастотный синхронизации

· Реально-временной таймер (RTT)

o 32-разрядный счетчик с 16-разрядным предварительным делителем и резервным питанием, работающий от низкочастотной синхронизации

· Один 4-канальный 10-разрядный аналогово-цифровой преобразователь

· Три 32-разрядных контроллера параллельного ввода-вывода (ПВВ A, ПВВ B, ПВВ C)

o 96 программируемых линий ввода-вывода

o прерывание при изменении состояния на каждой линии ввода-вывода

o индивидуально программируемые параметры выхода: открытый сток, подтягивающий резистор и синхронизированный выход

o сильноточные линии ввода-вывода с нагрузочной способностью каждой до 16 мА

· Контроллер прямого доступа к памяти периферийных устройств (PDC)

· Один интерфейс двухслотной карты MMC

o совместимость с SDCard/SDIO и MultiMediaCard

o автоматическое управление протоколом и быстродействующая автоматическая передача данных через PDC

· Один синхронный последовательный контроллер (SSC)

o раздельные сигналы тактирования связи и синхронизации кадра в приемнике и передатчике

o поддержка аналогового интерфейса I2S, поддержка мультиплексирования с разделением по времени

o высокоскоростная непрерывная передача 32-разрядных данных

· Четыре универсальных синхронных/асинхронных приемо-передатчика (УСАПП)

o отдельный генератор скорости связи, инфракрасная IrDA-модуляция/демодуляция, Манчестер-кодирование/декодирование

o поддержка смарт-карт ISO7816 T0/T1, аппаратное подтверждение связи, поддержка RS485

o полный модемный интерфейс у УСАПП0

· Два 2-проводных УАПП

· Два последовательных периферийных интерфейса (SPI) с поддержкой режимов ведущий/подчиненный

o 8-16-разрядная программируемая длина данных, четыре выхода выбора микросхем внешних периферийных устройств

o Синхронная связь

· Два трехканальных 16-разрядных таймер-счетчика (ТС)

o Три входа внешней синхронизации, две линии ввода-вывода общего назначения в каждом канале

o Два ШИМ-канала, режим захвата/форма сигнала, возможность прямого и обратного счета

o Высокая нагрузочная способность на выходах TIOA0, TIOA1, TIOA2

· Один двухпроводной интерфейс (TWI)

o Режимы работы: мастер, мультимастер и подчиненный

o Поддержка общего вызова в подчиненном режиме

o Подключение к каналу PDC для оптимизации передачи данных (только в режиме мастера)

· Граничное сканирование по стандарту IEEE 1149.1 JTAG на всех цифровых выводах

· Требуемые источники питания:

o 1.65В...1.95В для VDDBU, VDDCORE, VDDOSC и VDDPLL

o 3.0В...3.6В для VDDIOP0, VDDIOP1 (ввод-вывод периферийных устройств) и VDDANA (аналогово-цифровой преобразователь)

o Программирование напряжения от 1.65В до 1.95В или от 3.0В до 3.6В для VDDIOM (ввод-вывод памяти)

· Доступность в 208-выводном корпусе PQFP и 217-выводном корпусе LFBGA [24]

Рис 2.1. структурная схема AT91SAM9260

3 Описание функциональной схемы ПАК

Рассмотрим общую функциональную схему ПАК, в которой показаны все основные блоки и протоколы передачи информации между ними. Эта схема представлена на рис.3.1.

Рис. 3.1. Функциональная схема ПАК

Процессор предназначен для выполнения вычислений и управления интерфейсами ПАК и управляется микропрограммой, заложенной в восьмибитной DATA FLASH. ОЗУ данной операционной части группового контроллера выполняет вспомогательную функцию хранения промежуточных данных, полученных в процессе обработки информации процессором. Nand Flash выполняет функцию долговременного хранения данных.

Так как процессор AT91SAM9260 обладает большими функциональными возможностями, то решено добавить в схему ПАК несколько периферийных устройств помимо заявленных в техническом задании.

Также в плату ПАК интегрирован IDE интерфейс подключенный на шину EBI.

Данная архитектура ПАК позволяет реализовать большинство возможностей процессора. Это является большим плюсом и позволяет отлаживать большой перечень различных программ самых разнообразных назначений.

Следует заметить, что для осуществления подобной функциональности необходимо подобрать современную элементную базу. И в полной мере может обеспечиваться современными микропроцессорами с RISC архитектурой, имеющими не только достаточный функционал, но и производительность, позволяющие выполнять современные программные инструменты и при этом обладают очень малым энергопотреблением.

4 Выбор элементной базы ПАК

Выбор элементной базы является важной частью разработки любого электронного устройства, так как от правильного выбора зависит как стоимость устройства, так и гарантированное выполнение своих функций в условиях, предусмотренных в техническом задании. При выборе элементной базы для разрабатываемой установки необходимо учитывать следующие требования:

обеспечение минимальной потребляемой мощности электрорадиоэлементов (ЭРЭ);

обеспечение быстродействия ЭРЭ;

обеспечение заданных габаритов платы;

обеспечение работы платы в условиях, указанных в техническом задании;

обеспечение наименьшей стоимости платы;

обеспечение простоты ремонта.

Таким образом, задача выбора типа элементной базы состоит из трех основных этапов:

выбор серий используемых интегральных схем;

выбор типов корпусов используемых интегральных схем;

выбор остальных ЭРЭ.

В качестве центрального процессора используется AT91RM9260 - завершенная однокристальная система, построенная на основе процессора ARM926EJ-S. Она включает в себя богатый набор системных и прикладных внешних устройств и стандартных интерфейсов, тем самым предлагая решить широкий диапазон задач на основе одной микросхемы, где требуется добиться большого числа функций при малом энергопотреблении и при самой низкой стоимости.[14]

Выбор этого процессора также обусловлен тем, что производственные мощности не сконцентрированы в одной стране, а распределены по мировым промышленным комплексам в нескольких странах. Зачастую это немаловажный фактор для государственных структур. Заинтересованных в применение техники собранных на основе импортных компонентов.[20]

Данный микропроцессор поставляется в 2х типах корпусов:

· LFBGA 256

· PQFP 208

Первый тип представляет собой массив шариков на прямоугольном корпусе. Второй - все выводы расположены по периметру корпуса микросхемы.

LFBGA PQFP

Рис. 4.1 Виды корпусов BGA и PQFP.

Несмотря на более высокую плотность и меньшие размеры у LFBGA типа корпуса, был выбран PQFP тип, так как позволяет проконтролировать качество пайки микросхемы, и имеют лучшие показатели надежности. При тепловом расширении или вибрации гибкие контакты этого корпуса скомпенсируют нагрузки, в отличие от шарообразных контактов у LFBGA.

Номенклатура зарубежных микросхем:

SN 74 HC 244 DW

1 2 3 4 5

1.Стандартный префикс

2.Тип исполнения

54 - военное исполнение

74 - промышленное

3. Обозначение семейства микросхем

(HС- высоко скоростная CMOS логика)

4. Выполняемые функции

244 - буфер 5. Количество бит

5.Тип корпуса

Произведем выбор типов корпусов используемых ИС серии SN74. Корпуса интегральных микросхем выполняют ряд функции, основные из которых: защита от климатических и механических воздействий, экранирование от помех, упрощенный процесс сборки микросхем, унификация конструктивного элемента по габаритным и установочным размерам.

Микросхемы серии SN 74 могут выпускаться в корпусах следующих типов:

- ДИП корпус со штыревыми выводами;

- СМД корпус с планарными выводами.

По используемым материалам корпуса можно разделить на:

- металлостеклянные (стеклянные);

- металлокерамические (керамические);

- полимерные (металлополимерные) корпуса:

a. монолитные (пластмассовые);

b. сборные (шовноклеевые).[11]

Так как, в соответствии с ТЗ, комплекс работает в диапазоне температур воздуха от +10 до +550С, без серьезных механических перегрузок, при нормальном атмосферном давлении, применение микросхем в металлостеклянных и металлокерамических корпусах нецелесообразно. К применению выбран корпус поверхностного монтажа типа SOIC, обеспечивающий малый вес и высокую технологичность при низкой стоимости.

В схеме используются металлопленочные теплостойкие резисторы R0603 (0.06 * 0.03 дюйма ). Данные резисторы выпускаются с отклонениями по номиналу:

· не более 10%;

· не более 5%;

· не более 1%;

· не более 0,5%.

Для применения в данном устройстве выбраны резисторы с отклонением по номиналу не более 1%. Выбор обосновывается тем, что данные резисторы нашли широкое распространение в электронных вычислительных машинах, выпускаются в широком диапазоне сопротивлений; обладают достаточной точностью, удобством изготовления, электрической и механической прочностью и дешевизной.

Также в схеме используются резисторные сборки CAY16-F4. Они позволяют уменьшить количество элементов и площадь, занимаемую ими на плате.

Размещено на http://www.allbest.ru

Размещено на http://www.allbest.ru

Рис. 4.2 Корпус резистивной сборки.

CA Y 16 - 103 J 4 LF

1 2 3 4 5 6

1. Общее название серии

2. Тип корпуса

3. Значение сопротивления

4. Значение сопротивления

5. Допуск на значение сопротивления

F = ± 1%

G = ± 2%

J = ± 5%

6. Тип корпуса[13]

В схеме используются керамические конденсаторы SMT 0603. Данные конденсаторы предназначены в основном для работы в цепях высокой частоты, их достоинства - хорошие частотные свойства, высокая стабильность параметров, простота конструкции, дешевизна, низкая собственная индуктивность.[18]

В качестве ПЗУ используется микросхема AT45DB081B-RI, программирование которой осуществляется электрическим путем, то есть позволяет многократное программирование. В схеме также используются микросхемы статического ОЗУ K4S561632C-TC75.[19] Для стабилизации напряжения в схеме синхронизации импульсов предусмотрен стабилизатор MIC4576-50 и линейные IRU-1010-18, IRU-1010-33.[12]

5 Разработка топологии печатной платы

Делись добром ;)