Проектирование делителя частоты цифровых сигналов с постоянным коэффициентом деления

курсовая работа

1.1 Асинхронный счетчик

Двоичный асинхронный счетчик состоит из счетных триггеров, соединенных последовательно таким образом, чтобы выход каждого триггера был соединен со входом последующего. Пример схемы асинхронного двоичного счетчика на T-триггерах показана на рисунке 1.

Рисунок 1. Структурная схема асинхронного двоичного счетчика

Асинхронным рассматриваемый счетчик называется потому, что в случаях прихода очередного счетного импульса срабатывает сразу несколько триггеров, их состояния изменяются не одновременно, а с некоторой задержкой относительно друг друга. Если, например, все три триггера в счетчике по схеме рисунка 1 имеют на своём выходе цифровой сигнал со значением выходного напряжения соответствующего логической единице, то очередной входной импульс изменит состояние первого триггера на противоположное. Изменение потенциала на выходе первого триггера приведет к изменению состояния второго триггера на противоположное. Выходной сигнал второго триггера в свою очередь изменит состояние третьего триггера на противоположное. Отсюда следует недостаток асинхронных счетчиков, выраженный во временной задержке между срабатываниями триггеров счетчика.

Рисунок 2. Временная диаграмма асинхронного двоичного счетчика

Делись добром ;)