Аналоговые перемножители напряжения
1.1 Логарифмическое суммирование
Структурная схема перемножителя логарифмического типа приведена на рисунке 1.1. В данной схеме используются логарифмические и антилогарифмический усилители. Схема обеспечивает логарифмирование входных сигналов Х и У с их последующим суммированием и потенцированием (антилогарифмированием) этой суммы. В результате по законам логарифмирования получается сигнал, пропорциональный произведению двух входных сигналов.
Для обозначений, принятых на рисунке 1.1, имеем:
,
,
тогда
,
где k - коэффициент, обусловленный особенностями работы логарифматора; - конечный коэффициент, вносимый логарифматорами и антилогарифматором.
Рис. 1.1. Логарифмическое суммирование
Конкретная схемотехническая реализация АП данного типа не рассматривается, поскольку широко известна из технической литературы [1, 2].
Отметим только недостатки этого типа перемножителей, к которым можно отнести низкое быстродействие, соответственно, низкую рабочую частоту, а также то, что входные напряжения не могут быть разнополярными. Кроме того, обычно при логарифмировании используется логарифмические свойства p-n переходов кремниевых биполярных транзисторов, они не сохраняются в диапазоне более двух декад изменения тока, поэтому необходимо либо снижать динамический диапазон по входным сигналам, либо мириться с относительно большой погрешностью преобразования.