Разработка стенда для анализа работы логического элемента "кодер"

дипломная работа

1.1.2 Шифратор

Шифратор (coder) выполняет функцию преобразования унарного кода в двоичный . При подаче сигнала на один из входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.

Рисунок 1.2. Схема кодера (шифратора).[6]

На рис. 3 показаны для примера две микросхемы шифраторов ИВ1 и ИВ3. Первая имеет 8 входов и 3 выхода (шифратор 8-3), а вторая -- 9 входов и 4 выхода (шифратор 9-4). Все входы шифраторов -- инверсные (активные входные сигналы -- нулевые). Все выходы тоже инверсные, то есть формируется инверсный код. Микросхема ИВ1, помимо 8 информационных входов и 3 разрядов выходного кода (1, 2, 4), имеет инверсный вход разрешения -ЕI, выход признака прихода любого входного сигнала -GS, а также выход переноса -EO, позволяющий объединять несколько шифраторов для увеличения разрядности.

Рисунок 1.3. Микросхемы шифраторов.

Таблица истинности шифратора ИВ1.

Из таблицы видно, что на выходах кода 1, 2, 4 формируется инверсный двоичный код номера входной линии, на который приходит отрицательный входной сигнал. При одновременном поступлении нескольких входных сигналов формируется выходной код, соответствующий входу с наибольшим номером, то есть старшие входы имеют приоритет перед младшими. Поэтому такой шифратор называется приоритетным. При отсутствии входных сигналов (вторая строчка таблицы) формируется выходной код 111. Единичный сигнал -EI (первая строчка) запрещает работу шифратора (все выходные сигналы устанавливаются в единицу). На выходе -GS вырабатывается нуль при приходе любого входного сигнала, что позволяет, в частности, отличить ситуацию прихода нулевого входного сигнала от ситуации отсутствия любых входных сигналов. Выход -EO становится активным (нулевым) при отсутствии входных сигналов, но разрешении работы шифратора сигналом -EI.

Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора (только один уровень на входе активный). Уровни сигналов на остальных входах схемой игнорируются. Схема выделения строится на конъюнкторах и инверторах таким образом, чтобы любое число старших нулей, образовывая после инверторов логические единицы , не влияло на работу конъюнкторов в цепи младших входов. Любая самая старшая единица (после инвертора - логический ноль) запирает конъюнкторы младших входов.

Выпускаются микросхемы приоритетных шифраторов, в которых условие влияния только одной входной логической 1 на схему шифратора обеспечивается дополнительной схемой приоритета на его входе. В приоритетном шифраторе входной код может содержать сколько угодно единиц, но выходной код шифратора будет соответствовать номеру того входа, на который подается старшая единица. Это не обязательно будет старший разряд входного кода. Приоритет - преимущественное право.

В двоичном, коде проще производить вычисления, двоично-десятичный и семисегментный нужны для отображения индикаторами. А надо бы преобразовывать все эти и другие виды кодов друг в друга.[7]

Делись добром ;)