Разработка цифрового измерителя мощности постоянного тока

курсовая работа

4. РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ

В настоящее время выпускается обширная номенклатура интегральных микросхем. Цифровые микросхемы включают в себя логические и арифметические устройства, триггеры, запоминающие устройства и микропроцессорные комплекты.

В основу классификации цифровых микросхем положены следующие признаки: вид компонентов логической схемы (биполярные, униполярные), способ соединения полупроводниковых приборов в логическую схему и вид связи между логическими схемами.

По этим трём признакам логические микросхемы классифицируются: РТЛ - схемы, входная логика которых осуществляется на резисторных цепях; РЕТЛ - схемы с резисторно-емкостными связями; ДТЛ - схемы, входная логика которых осуществляется на диодах; ТТЛ и ТТЛШ - схемы, входная логика которых выполняется многоэмиттерным транзистором; НСТЛМ - схемы с непосредственными связями на МОП-структурах; И2Л - схемы с совмещёнными транзисторами (интегрально-инжекционные логические).

РТЛ, РЕТЛ, и ДТЛ - схемы первого поколения микросхем низкочастотные с малой степенью интеграции снимаются с производства, появившиеся И2Л (серия К583 и др.), наоборот завоёвывают прочные позиции как наиболее перспективные биполярные схемы для БИС.

В основном цифровые микросхемы относятся к потенциальным схемам: сигнал на их входе и выходе представляется высоким и низким уровнями напряжений. Этим состояниям сигнала ставится в соответствие логические значения «1» и «0». К числу электрических параметров, которые достаточно полно характеризуют эти микросхемы различных серий и позволяют сравнивать их между собой, относятся: напряжение питания и логические уровни, потребляемая мощность и помехоустойчивость, нагрузочная способность и быстродействие.

Широкое применение для построения устройств автоматики и вычислительной техники находят цифровые микросхемы ТТЛ - серий К155, К555, К531. Эти микросхемы обеспечивают построение различных цифровых устройств, работающих на частотах до 50 МГц, однако, их существенным недостатком является большая потребляемая мощность. В ряде случаев, где не нужно такое высокое быстродействие, а необходима минимальная потребляемая мощность, находят применение интегральные микросхемы серий К176 и К561.

Разрабатываемый измеритель мощности постоянного тока реализован на четырнадцати микросхемах серии К561 и одной микросхем серии К176.

На основании выбранной структурной схемы разработана принципиальная схема цифрового измерителя. Основные узлы, входящие в состав измерителя мощности тока , представлены на принципиальной схеме.

Входной формирователь выполнен на операционном усилителе К153УД2 (рис. 7). Сигнал с первичного преобразователя поступает на входной повторитель DA1, далее на фильтр нижних частот DA2 с частотой среза 35 Гц. Пороговый элемент DA3 чувствительность устанавливается с помощью R9, преобразует синусоидально изменяющее напряжение в прямоугольные импульсы. Элемент R14, VD1 ограничивает их сверху и снизу на логических уровнях.

Рис. 7. Входной формирователь.

Генератор импульсов состоит из задающего генератора и делителя частоты (рис. 8). Задающий генератор собран на кварцевом резонаторе с частотой 32768 Гц, микросхемах DD1.1. и DD1.2., резисторах R1, R2 и конденсаторах C1, C2. Конденсаторы С1 и С2 служат для подстройки точного значения частоты. Микросхема DD1.2 необходима для получения стандартных импульсов. Резистор R1 определяет глубину обратной связи, а R2 - нагрузку элемента DD1.1. Для построения делителя частоты можно взять классическую схему - на D-триггерах. Для упрощения схемы используем не отдельные логические элементы, а специализированный счётчик делитель. Счётчик DD3 представлен микросхемой К561ИЕ16 - четырнадцатиразрядный двоичный счётчик с последовательным переносом. У микросхемы два входа - вход установки начального состояния R и вход для подачи тактовых импульсов С. Установка триггеров счётчика в 0 производится при подаче на вход R лог. 1, счёт - по спадам импульсов положительной полярности, подаваемых на вход С. Коэффициент деления микросхемы составляет 214 = 16384. С задающего генератора поступает исходная частота 32768 Гц на вход С в счётчик DD3. С выхода счётчика снимаются импульсные сигналы частотой 1024; 512 и 64 Гц.

Рис. 8. Генератор импульсов.

Управляющий делитель частоты DD1.3, DD1.4, DD2, DD4, DD6, DD7, DD9 собран на микросхеме К561ЛН2 и К561ИЕ8.

Все выводы всех разрядов счётчика - делителя DD2, DD4, DD7, DD9 выведены на наборное поле (рисунке 9)

Микросхемы К561ИЕ8 удобно использовать в делителях частоты с переключаемым коэффициентом деления. В момент пуска на вход CP микросхемы DD2 начинают поступать счётные импульсы частотой 64 Гц. Переключателем S1 устанавливают единицы необходимого коэффициента пересчёта, переключателем S2 - десятки, переключателем S3 - сотни, переключателем S4 - тысячи. При достижении счётчиками DD2, DD4, DD7, DD9 состояния, соответствующего положениям переключателей, на всех входах элемента И-НЕ DD6.2 поступает лог. 1.

Рис. 9. Управляемый делитель частоты.

Этот элемент включится, на выходе инвертора DD1.4 появится сигналы лог. 1, сигнализирующий об окончании временного интервала. Происходит обнуление счётчиков и коммутатора, после цикл повторяется. За один такт (1/64 сек.) до этого срабатывает элемент сравнения DD6.1, который прекращает поступление импульсов от датчика в счётчик DD10, DD11 ключом DD5.2 и подаёт сигнал 512 Гц в коммутатор DD8 ключом DD5.1. За время такта (1/64 сек.) в коммутатор поступает 8 импульсов 512 Гц.

Коммутатор DD8 представлен на микросхеме К561ИЕ8 - десятичный счётчик с дешифратором (рис. 10). Микросхема имеет три входа - вход установки исходного состояния R, вход для подачи счётных импульсов отрицательной полярности CN и вход для подачи счётных импульсов положительной полярности CP. Установка счётчика в ноль происходит при подаче на вход R лог. 1. Переключение состояний счётчика происходит по спадам импульсов отрицательной полярности, подаваемых на вход CN, при этом на входе CP должен быть лог. 0. Можно также подавать импульсы положительной полярности на вход CP, переключение будет происходить по их спадам. На входе CN при этом должна быть лог. 1. Последний вид подключений использован для подключения коммутатора. На выходах коммутатора последовательно появляются, импульсы длительностью 1/512 сек.

Рис. 10. Коммутатор

При появлении такого импульса на выходе «1» запускается генератор DD1.5, DD5.4 (f = 13 кГц) и посылает через ключ DD5.3 пачку импульсов коррекции в счётчик DD10, DD11. Количество импульсов в пачке устанавливается резистором R14. Сигнал с выхода «4» записывает состояние счётчиков DD10, DD11 в дешифратор DD15. При появлении сигнала на выходе «5» микросхемы DD8 происходит обнуление счётчика DD10, DD11. По окончанию такта, одновременно с делителем DD10, DD11 коммутатор обнуляется, а все ключи возвращаются в исходное состояние, начинается новый цикл измерения.

Устройство коррекции состоит из генератора DD1.5, DD5.4 и ключа DD5.3 (рис. 11). Задающий генератор собран на инверторах К561ЛН2, К561ЛА7, переменного резистора R16 и конденсатора C9. Количество импульсов в пачке устанавливается резистором R16.

Рис. 11. Устройство коррекции.

Счётчик DD10, DD11 реализован на двух микросхемах К561ИЕ10. Он содержит два раздельных четырёхразрядных двоичных счётчика, каждый из которых имеет входы CP, CN, R. Установка триггеров счётчика в исходное состояние осуществляется подачей на вход R лог. 1. Логика работы входов CP и CN отлична от работы аналогичных входов в микросхемах К561ИЕ8. Срабатывание триггеров микросхемы К561ИЕ10 происходит по спаду импульсов положительной полярности на входе CP при лог. 0 на входе CN (для К561ИЕ8 на входе CN должны быть лог. 1). Возможна подача импульсов отрицательной полярности на вход CN, при этом на входе CP должна быть лог. 1 (для К561ИЕ8 - лог. 0). Таким образом, входы CP и CN (инверсный) в микросхеме К561ИЕ10 объединены по схеме элемента И (в К561ИЕ8 - ИЛИ). При соединении микросхем в много разрядный счётчик с последовательным переносом выходы с весом 8 предыдущих счётчиков соединяют с входами CP последующих, а на входы CN подают лог. 0 (рис.12).

Рис. 12. Счётчик импульсов.

Для отображения цифровой информации представляют устройства, построенные с использованием статической и динамической индикации.

Способ статической индикации заключается в постоянной подсветке индикатора от одного источника информации, т.е. каждый из цифровых индикаторов блока индикации через собственный преобразователь кода (дешифратор) постоянно подключён к «своей» декаде счётчика. В нашем случае «затратами» на индикацию 4 знаков являются 44 соединительных проводников и 4 дешифраторов. С применением совмещённых микросхем, например счётчик - дешифратор или счётчик - дешифратор - индикатор, количество соединительных проводников значительно уменьшится.

Из-за большой экономии выбираем устройство отображения цифровой индикации, построенное с использованием динамической индикации.

Устройство индикации состоит из коммутатора DD14, DD15, дешифратора DD16, преобразователя DD17, индикаторов HG1 - HG4, транзисторов VT1 - VT4 и резисторов R13, R15, R17, R18.

Коммутатор реализован на микросхеме К561КП1 - два четырёхвходовых мультиплексора. Микросхема имеет два адресных входа А0 и А1, общие для обоих мультиплексоров, общий вход стробирования Е, информационные входы Х0 - Х3 первого мультиплексора и его выход, входы Y0 и Y3 и выход второго мультиплексора. При подаче на адресные входы А0 и А1 двоичного кода адреса и на вход Е лог. 0 выходы мультиплексоров соединяются с входами, номера которых соответствуют двоичному эквиваленту кода адреса. Если на входе Е лог. 1 выходы мультиплексоров отключаются от входов и переходят в третье, высокоимпендансное состояние.

Микросхема К561ИД1 - дешифратор на 10 выходов. Микросхема имеет 4 входа для подачи входного кода 1 - 2 - 4 - 8. Выходной сигнал с уровнем лог. 1 появляется на том выходе дешифратора, номер которого соответствует десятичному эквиваленту входного кода, на остальных выходах дешифратора при этом - лог. 0.

Преобразователь реализован на микросхеме К176ИД2.

Микросхема К176ИД2 - преобразователь двоично-десятичного кода в код семисегментного индикатора, включает в себя также триггеры, позволяющие запомнить входной код. Микросхема имеет четыре информационных входа для подачи 1, 2, 4, 8 и три управляющих входа. Вход S определяет полярность выходных сигналов. При подаче лог. 1 на вход К происходит гашение индицируемого знака, лог. 0 на входе К разрешает индикацию. Вход С управляет работой триггеров памяти: при подаче на вход С лог. 1 триггеры превращаются в повторители и изменение входных сигналов на входах 1, 2, 4, 8 вызывает соответствующее изменение выходных сигналов. Если же на вход С подать лог. 0, происходит запоминание сигналов, имевшихся на входах 1, 2, 4, 8 перед подачей лог. 0 микросхема на изменение сигналов на входах 1, 2, 4, 8 не реагирует.

Со счётчика импульсов шестнадцатиразрядная информация поступает на входы X и Y микросхем DD14, DD15 (рис. 13). В качестве коммутирующих элементов в них используется двух направленные ключи. Выборка отдельного канала осуществляется по входам А заданием в двоичном коде.

Рис. 13. Устройство индикации.

Информация об измеренных параметрах поступают на дешифратор DD15 с целью дальнейшего преобразования двоично-десятичный код числа в код семисегментного индикатора. Выходы дешифратора DD15 соединены с соответствующими сегментами индикатора. Работой устройства динамической индикации управляет счётчик DD3 и дешифратор DD14. Дешифратор DD14 вырабатывает тактирующий код, управляющий открытием транзистора, после чего начинает светиться индикатор.

Функциональная схема измерителя мощности постоянного тока приведена нам рисунке 14.

Рис. 14. Принципиальная схема приемной части двухканального индукционного измерителя расстояний и линейных перемещений.

Катушка датчика подключается к разъему XS2, расположенному на передней панели прибора. Вместе с конденсатором C1 она образует резонансный контур, к которому подключен неинвертирующий усилитель на операционном усилителе DA2.1. Его коэффициент усиления можно регулировать переменным резистором R11. С выхода микросхемы DA2.1 усиленное напряжение через конденсатор C8 подается на выпрямитель с удвоением напряжения, собранный на диодах VD3, VD4. Устройство сдвига нуля представляет из себя сумматор, собранный на операционном усилителе DA2.2, на который подается продетектированное напряжение и эталонное напряжение сдвига, снимаемое со стабилитрона VD5. При этом за счет подбора коэффициента усиления резонансного усилителя резистором R11 можно установить на выходе сумматора нулевое напряжение при исходном (нейтральном) положении катушек.

Делись добром ;)