1.2.3 Результаты исследований работы логических устройств с помощью программы схемотехнического моделирования PSpice AD
Анализ работы логического элемента “Инвертор”
Рисунок 12 Схемотехническая реализация логического элемента “Инвертор”.
Если сигнал X имеет высокий потенциал, то ключ, реализованный на транзисторе, замкнут, и потенциал точки Y низкий. В противном случае связь между точкой Y и "землей" разорвана, и сигнал Y имеет высокий уровень, что и обеспечивает реализацию логической функции "отрицание".
Рисунок 13 Схема элемента НЕ выполненная в Protel.
Рисунок 14 Результаты анализа работы элемента НЕ в статическом режиме.
Из рисунка видно, что состояние на выходе инвертора противоположно состоянию на его входе; при высоком уровне на входе инвертора на выходе устанавливается ноль, и наоборот.
Таблица истинности инвертора Таблица 11
Вход |
Выход |
|
0 |
1 |
|
1 |
0 |
декодер дешифратор логический печатный
Две основные области применения инверторов -- это изменение полярности сигнала и изменение полярности фронта сигнала (рис. 12). То есть из положительного входного сигнала инвертор делает отрицательный выходной сигнал и наоборот, а из положительного фронта входного сигнала -- отрицательный фронт выходного сигнала и наоборот. Еще одно важное применение инвертора -- буферирование сигнала (с инверсией), то есть увеличение нагрузочной способности сигнала.
Построение и исследование работы элемента 3 И-НЕ
Базовые DTL-элементы реализуют логическую функцию И-НЕ. Функция И выполняется на диодной группе, а функцию усилителя-инвертора выполняет транзистор (рис 15).
Рисунок 15- Электрическая схема DTL - элемента 3И-НЕ.
Схема работает следующим образом. В исходном состоянии, когда на три входа поданы лог. «1» (высокий уровень) и диоды закрыты, через резистор R1 и переход база-эмиттер протекает базовый ток, транзистор Т1 находится в «замкнутом» состоянии, на выходе «Y» присутствует низкий потенциал, т. е. лог. «0». Если на любой из входов схемы подать низкий потенциал (лог. «0»), то основная часть базового тока ответвится в цепь диод - источник сигнала, при этом базовый ток транзистора уменьшится и транзистор перейдет в «разомкнутое» состояние, а на выходе схемы появится лог. «1». Таким образом, только при наличии на трех входах лог. «1» элемент на выходе устанавливает лог. «0», т. е. реализует логическую операцию 3И-НЕ.
Рисунок 16 Схема элемента 3И-НЕ выполненная в Protel.
Рисунок 17 Результаты анализа работы элемента 3И-НЕ в статическом режиме.
Таблица истинности для элемента 3И-НЕ
X1 |
X2 |
X3 |
Y=X1*X2*X3 |
|
0 |
0 |
0 |
1 |
|
1 |
0 |
0 |
1 |
|
1 |
0 |
1 |
1 |
|
1 |
1 |
0 |
1 |
|
0 |
1 |
0 |
1 |
|
0 |
1 |
1 |
1 |
|
0 |
0 |
1 |
1 |
|
0 |
1 |
1 |
1 |
|
1 |
1 |
1 |
0 |
- Введение
- Глава 1. Техническая часть. Разработка стенда для анализа работы логического элемента «декодер»
- 1.1 Аналитический обзор
- 1.1.1 Основные сведения о декодере
- 1.1.2 Принцип работы дешифратора
- 1.1.3 Функции декодера и кодера
- 1.1.4 Виды дешифратора
- 1.1.5 Способ увеличения количества выходов дешифратора
- 1.1.6 Принцип работы дешифратора 4 входа 16 выходов
- 1.1.7 Двоичные логические операции с цифровыми сигналами (битовые операции)
- 1.1.7.1 Элементы И, И-НЕ, ИЛИ, ИЛИ-НЕ
- 1.1.7.2 Логика на КМОП транзисторах
- 1.2 Практическая часть
- 1.2.1 Основные характеристики системы автоматизированного проектирования OrCAD
- 1.2.2 Основные характеристики системы автоматизированного проектирования Protel
- 1.2.3 Результаты исследований работы логических устройств с помощью программы схемотехнического моделирования PSpice AD
- 1.2.4 Построение и исследование декодера 2 входа 4 выхода
- 1.2.5 Исследование работы декодера 4 входа 16 выходов построенного в программе Protel
- 1.3 Разработка стенда
- 1.3.1 Проектирование электрической схемы для реализации дешифратора
- 1.3.2 Изготовление печатной платы
- 2.1 Функции, задачи и назначение ремонтного хозяйства
- 1.2 Электрическая схема стенда
- 1 Универсальный компьютерный лабораторный стенд 4
- Схемы аппаратной реализации кодеров и декодеров циклического кода.
- Декодеры
- Краткое описание лабораторного стенда
- Электрическая принципиальная схема декодера.
- Алгоритм работы и структурная схема декодера телетекста.
- 9. Функциональная схема декодера и описание его работы