Расчет геометрических размеров резисторов и разработка топологии интегральных микросхем

курсовая работа

1.2 Конструктивно-технологические данные и ограничения

Конструктивные и технологические ограничения, которые учитываются при разработке топологии интегральной микросхемы на биполярных транзисторах, изображены на рисунке 2. Расшифровка рисунка приведена в таблице 1.

Рис. 2 Конструктивно-технологические ограничения при разработке топологии интегральной микросхемы на биполярных транзисторах.

Таблица 1 Конструктивно-технологические данные и ограничения

Минимально допустимые размеры

мкм

Ширина линии скрайбирования слоя

60

Расстояние от центра скрайбирующей полосы до края слоя металлизации или до края диффузионной области

50-100

Ширина проводника d3 при длине < 50 мкм

4

Расстояние между проводниками d4 при длине < 50 мкм

3

Перекрытие металлизации контактных окон в окисле к элементам ИМС d20

2

Расстояние от края контактного окна р+ разделительных областей для подачи смещения до края области разделения <d21

6

Расстояние от края контактного окна к изолированным областям n-типа для подачи смещения до края области разделения d22

6

Размер контактных площадок для термокомпрессионной приварки проводников dl

100

Расстояние между контактными площадками d2

70

Ширина проводника d3 при длине > 50 мкм

6

Расстояние между проводниками d 4 при длине > 50 мкм

4

Размер контактных площадок текстовых элементов рабочей схемы

50x50

Размеры контактного окна к базе dl5

4x6

Размеры контактного окна к эмиттеру dl6

4х4;3х5

Размеры окна вскрытия в окисле

2,5x2,5

Размеры окна в пассивирующем окисле d 23

100x100

Ширина области разделительной диффузии d 5

4

Расстояние от базы до области подлегирования разделительной диффузии d 6

10

Расстояние между краем области подлегирования коллекторного контакта и краем разделительной области d7

10

Расстояние между краем разделительной области и краем скрытого п+ -, слоя d 8

7

Расстояние между краем контактного окна в окисле и к базе и краем базы d 1

3

Расстояние между эмиттерной и базовой областями d 11

3

Расстояние между краем контактного окна в окисле к эмиттеру и краям эмиттера dl

3

Расстояние между контактными окнами к базе и эмиттеру

4

Расстояние между базовыми областями, сформированными в одном коллекторе

9

Расстояние между контактным окном к коллектору и областью разделительной диффузии dl4

6

Ширина области подлегирования п+ - слоя в коллекторе dl7

8

Ширина к контактному окну к коллектору dl8

4

Ширина резистора dl3

5

Ширина диффузионной перемычки

3

Расстояние от края окна в пассивации до края контактной площадки d 20

6

Расстояние между соседними резисторами d25

7

Расстояние между диффузионными и ионно-легированными резисторами

4

Расстояние между контактной площадкой и проводящей дорожкой d 26

20

Ширина скрытого п+ - слоя

4

Расстояние между контактными площадками текстовых элементов

40

Перекрытие металлизации контактных окон в окисле к элементам ИМС d2o

2

Расстояние от края контактного окна р+ к разделительным областям для подачи смещения до края области разделения d 21

6

Расстояние от края контактного окна к изолированным областям n-типа для подачи смещения до края области разделения d 22

6

2. Обзор литературы

2.1 Классификация ИМС и их сравнение

В процессе развития микроэлектроники (МЭ), начиная с 1960 г., номенклатура ИС непрерывно изменялась. При этом отдельные типы ИС нередко рассматривались как альтернативные, т. е. исключающие все другие. В настоящее время каждый из основных типов ИС занял свое, относительное стабильное место в микроэлектронике. Выше, иллюстрируя общую идею интеграции, мы имели в виду главный тип ИС -- полупроводниковые.

По способу изготовления и получаемой при этом структуре различают два принципиально разных типа интегральных схем: полупроводниковые и пленочные.

Рис. 3. Структура элементов полупроводниковой ИС

Полупроводниковая ИС -- это микросхема, элементы которой выполнены в приповерхностном слое полупроводниковой подложки. Эти ИС составляют основу современной микроэлектроники (рис. 3).

Пленочная ИС -- это микросхема, элементы которой выполнены в виде разного рода пленок, нанесенных на поверхность диэлектрической подложки (рис. 4). В зависимости от способа нанесения пленок и связанной с этим их толщиной различают тонкопленочные ИС (толщина пленок до 1--2 мкм) и толстопленочные ИС (толщина пленок от 10--20 мкм и выше).

Рис. 4. Структура элементов пленочной ИС:

1 -- верхняя обкладка; 2 -- нижняя обкладка; 3 -- диэлектрик; 4 -- соединительная металлическая полоска

Поскольку до сих пор никакая комбинация напыленных пленок не позволяет получить активные элементы типа транзисторов, пленочные ИС содержат только пассивные элементы (резисторы, конденсаторы и т. п.). Поэтому функции, выполняемые чисто пленочными ИС, крайне ограничены. Чтобы преодолеть эти ограничения, пленочную ИС дополняют активными дискретными компонентами, располагая их на той же подложке и соединяя с пленочными элементами (рис. 5). Тогда получается смешанная -- пленочно-дискретная ИС, которую называют гибридной. Гибридная ИС (или ГИС) -- это микросхема, которая представляет собой комбинацию пленочных пассивных элементов и дискретных активных компонентов, расположенных на общей диэлектрической подложке. Дискретные компоненты, входящие в состав гибридной ИС, называют навесными, подчеркивая этим их обособленность от основного технологического цикла получения пленочной части схемы. Помимо диодов и транзисторов, навесными компонентами могут быть и полупроводниковые ИС, т. е. компоненты повышенной функциональной сложности.

Ещё один тип «смешанных» ИС, в которых сочетаются полупроводниковые и плёночные интегральные элементы, называют совмещёнными.

Совмещённая ИС - это микросхема, Укоторой активные элементы выполнены в поверхностном слое полупроводникового кристалла (как у полупроводниковой ИС), а пассивные нанесены в виде пленок на предварительно изолированную поверхность того же кристалла (как у пленочной ИС).

Рис. 5.Структура гибридной ИС:

1 - резистор; 2 - полоска металлизация; 3 - навесной бескорпусный транзистор.

Совмещенные ИС выгодны тогда, когда необходимы высокие номиналы и высокая стабильность сопротивлений и емкостей; эти требования легче обеспечить с помощью пленочных элементов, чем с помощью полупроводниковых.

Во всех типах ИС межсоединения элементов осуществляются с помощью тонких металлических полосок, напыленных или нанесенных на поверхность подложки и в нужных местах контактирующих с соединяемыми элементами. Процесс нанесения этих соединительных полосок называют металлизацией, а сам «рисунок» межсоединений -- металлической разводкой.

Как уже отмечалось, пленочные, а значит, и гибридные ИС в зависимости от технологии изготовления делятся на толсто- и тонкопленочные.

Толстопленочные ГИС (обозначим их ТсГИС) изготавливаются весьма просто, на первый взгляд -- примитивно. На диэлектрическую пластинку-подложку довольно большой площади (несколько квадратных сантиметров) наносят пасты разного состава. Характерная особенность этого метода состоит в том, что пленка сразу приобретает заданную толщину. Проводящие пасты обеспечивают межсоединения элементов, обкладки конденсаторов и выводы к штырькам корпуса; резистивные -- получение резисторов; диэлектрические -- изоляцию между обкладками конденсаторов и общую защиту поверхности готовой ГИС. Каждый слой должен иметь свою конфигурацию, свой рисунок.

Рис. 6. Накладная маска -- трафарет для Рис. 7. Послойное

локального нанесения пасты наращивание тонкой пленки

Поэтому при изготовлении каждого слоя пасту наносят через свою маску -- трафарет -- с отверстиями (окнами) в тех местах, куда должна попасть паста данного слоя (рис 6). После того как пленочная часть ТсГИС закончена, на заранее отведенные «пустые» места или на защитный диэлектрический слой приклеивают навесные компоненты и соединяют их выводы с контактными площадками, предусмотренными в проводящих слоях. Главные особенности ТсГИС:

-- «механический» способ нанесения паст не позволяет делать толщину пленок менее 10--20 мкм (типичные значения 50--100 мкм), отсюда -- названия толстопленочная технология и толстопленочные ГИС;

-- простота технологии обеспечивает ее доступность и низкую стоимость изделий;

-- «механический» способ нанесения пленок не может обеспечить достаточно малых допусков на номиналы резисторов и конденсаторов, т. е. прецизионность элементов.

Тонкопленочные ГИС (обозначим их ТкГИС) изготавливаются по более сложной технологии, чем ТсГИС, причем используется специфическое оборудование, обычно весьма дорогое. Поэтому стоимость ТкГИС выше, чем ТсГИС.

Классическая тонкопленочная технология характерна тем, что пленки осаждаются на подложку из газовой фазы. При этом пленки приобретают свою конечную толщину не сразу (как после нанесения пасты в ТсГИС), а постепенно -- один мономолекулярный слой за другим (рис. 7). Вырастив очередную пленку, меняют химический состав газа и тем самым электрофизические свойства следующей пленки. Таким образом поочередно получают проводящие, резистивные и диэлектрические слои. Конфигурация (рисунок) каждого слоя определяется либо трафаретом, наложенным на подложку (как в случае ТсГИС), либо маской, выращенной на поверхности подобно окисной маске в полупроводниковых ИС.

Для того чтобы атомы или молекулы пара беспрепятственно проходили от источника до подложки, необходимо создать достаточное разрежение атмосферы, т. е. проводить осаждение (нанесение) пленок в замкнутом пространстве (под колпаком), в котором создан вакуум той или иной степени.

Навесные элементы в ТкГИС, как и в ТсГИС, приклеивают на поверхность готовой пленочной части схемы и соединяют с соответствующими контактными площадками элементов.

Особенности ТкГИС, вытекающие из приведенного описания, следующие:

поскольку пленки растут со сравнительно небольшой скоростью, получение пленок толщиной более 1 мкм требует много времени; кроме того, напыленные пленки толщиной более 1--2 мкм легко отслаиваются от подложки; поэтому характерная толщина пленок в ТкГИС составляет не более 0,5--1 мкм, отсюда -- названия тонкопленочная технология и тонкопленочн ы е ГИС;

поскольку пленки растут с небольшой скоростью, можно сравнительно легко регулировать их толщину, обеспечивая малые допуски на номиналы сопротивлений и емкостей, т. е. прецизионность элементов.

Степень интеграции ГИС не может оцениваться так же, как в случае полупроводниковых ИС, поскольку отсутствует «начало отсчета» в виде пленочного активного компонента. Тем не менее существует термин большая ГИС (или БГИС), который означает, что в состав ГИС в качестве навесных компонентов входят не отдельные транзисторы, а целые полупроводниковые ИС, так что функция, выполняемая БГИС, может быть значительно более сложной, чем функция отдельной ИС и даже БИС.

Микросхемы классифицируют по степени интеграции, частотному диапазону, функциональному назначению, конструктивно-технологическому исполнению.

По функциональному признаку микросхемы подразделяются на цифровые, и аналоговые. Цифровые микросхемы предназначены для преобразования и обработки сигналов, изменяющихся по закону дискретной функции, цифровые -- для работы в логических устройствах, в частности в ЭВМ. Использование логических схем позволяет различные логические зависимости и решения представить в виде электрических сигналов. В современных цифровых вычислительных машинах информация выражается в помощью двух состояний уровней напряжения и тока: низкого и высокого, что соответствует в двоичной системе символам 0 и 1.

Аналоговые микросхемы предназначены для преобразования и обработки сигналов, изменяющихся по закону непрерывной функции. Частным случаем аналоговых микросхем являются микросхемы с линейной характеристикой, так называемые линейные микросхемы.

Степень интеграции микросхем -- показатель степени сложности микросхемы К характеризуется числом содержащихся в ней элементов и компонентов: К=lgN, где К -- коэффициент, округляемый до ближайшего большего целого числа; N -- число элементов и компонентов, входящих в микросхему. По степени интеграции микросхемы подразделяют на:

малые интегральные схемы (МИС) - схемы (1 - 2)-й степени интеграции, содержащие от нескольких до 100 элементов и компонентов, в состав которых входит один или несколько видов функциональных аналоговых или логических элементов, например логических элементов И, ИЛИ, НЕ, триггеров, усилителей, фильтров и т. п.;

средние интегральные схемы (СИС)-- схемы (2--3)-й степени интеграции, содержащие от нескольких десятков до 1000 элементов и компонентов, в состав которых входит один или несколько одинаковых функциональных узлов электронных устройств (регистр, счетчик, дешифратор, постоянное запоминающее устройство);

большие интегральные схемы (БИС)-- схемы (3--4)-й степени интеграции, содержащие от нескольких сотен до 10 000 элементов, в состав которых входит одно или несколько функциональных устройств (например, арифметико-логическое устройство, оперативное запоминающее устройство, перепрограммируемое постоянное запоминающее устройство и др.);

сверхбольшие интегральные схемы (СБИС) -- схемы (5--7)-й степени интеграции, представляющие собой законченное изделие, способное выполнять функции аппаратуры (например, ЭВМ).

Наибольшей степенью интеграции обладают полупроводниковые микросхемы, затем тонкопленочные и, наконец, толстопленочные. По степени интеграции полупроводниковые микросхемы на биполярных транзисторах уступают интегральным микросхемам на МДП-транзисторах.

Делись добром ;)