logo
Электроника и микропроцессорная техника

5.1.1 Регистр управления цифрового синтезатора частоты AD9833

Микросхема AD9833 содержит 16-разрядный регистр управления, который позволяет управлять деятельностью цифрового синтезатора.

Вид 16-разрядного регистра и схематичное функционирование его отдельных битов изображено на рисунке 13.

Рисунок 13 - Функции отдельных битов управляющего регистра

В таблице 1 подробно описаны значение функций отдельных битов управляющего регистра.

Таблица 1 Описание битов управляющего регистра

Бит

Обозна-чение

Описание функции

D13

B28

Для записи значения в регистр частоты необходимо загрузить два полных слова управления. B28=1 позволяет загрузить полное слово в регистр частоты через две последовательные записи. Первая из которых содержит 14 младших битов слова частоты, а вторая - 14 старших. Первые 2 бита слова определяют в какой из 2х регистров частоты будет загружено значение. Запись в регистр частоты происходит после того, как оба слова были введены, поэтому регистр никогда не удерживает промежуточное значение. Если B28=0, то 28-разрядный регистр частоты работает как 2 отдельных 14-разрядных регистра. Это означает, что младшая часть может быть заменена независимо от старшей, так же возможно и обратное.

D12

HLB

Этот бит управления позволяет пользователю последовательно загрузить младшую или старшую часть слова частоты. Эта возможность используется когда, не требуются все 28 разрядов для установки значения частоты. Для того чтобы раздельно менять части слова частоты необходимо установить D13(B28)=0, а также для возможности записи старшей части D12(HLB)=1, а для записи младшей - D12(HLB)=0.

D11

FSELECT

Бит определяет, какой из регистров частоты управляет фазовым аккумулятором. Если FSELECT=0, то выбран нулевой регистр частоты и наоборот.

D10

PSELECT

Бит определяет, данные из какого регистра фазы будут складываться со значением на выходе фазового аккумулятора. Если PSELECT=0, то выбран нулевой фазовый регистр и наоборот.

D9

RESERVED

Этот бит всегда равен 0.

D8

RESET

RESET=1 обнуляет значение внутренних регистров. И создает на выходе сигнал среднего уровня.

D7

SLEEP1

Когда SLEEP1=1, то внутренние цифровые часы отключаются, и выходной сигнал ЦАП остается неизменным, т.к. на вычисления на встроенном осцилляторе прекращаются.

D6

SLEEP12

Когда SLEEP12=1, ЦАП отключен, и на выход поступает величина MSB, равная старшей части данных, бывших на ЦАП в момент отключения.

D5

OPBITEN

Функцией данного бита совместно в битом D1(MODE) является управление формой выходного сигнала. Когда OPBITEN=1, на выход поступает старшая часть данных, поступающих на ЦАП или их половина, в зависимости от бита D3(DIV2).

D4

RESERVED

Этот бит всегда равен 0.

D3

DIV2

Используется совместно с битом D5(OPBITEN). Когда DIV2=1, на выход поступает величина равная MSB, то есть полная старшая часть байта, если же DIV2=0, то на выход поступает величина, равная MSB/2.

D2

RESERVED

Этот бит всегда равен 0.

D1

MODE

Этот бит используется совместно с D5(OPBITEN), его функцией является управление формой выходного сигнала при включенном ЦАП. Когда MODE=1, ПЗУ не участвует в формировании выходного сигнала и на выходе мы получаем треугольную форму сигнала, если MODE=0, то ПЗУ активно и форма выходного сигнала - синусоида.

D0

RESERVED

Этот бит всегда равен 0.