Элементная баз ibм рс/хт/ат - совместимых пк

Микропроцессоры, используемые в ПК, подразделяют на универсальные (80286, 80386, 80486), сопроцессоры (80287, 80387) специализированные (контроллеры в НГМД и НЖМД, в последовательных и параллельных портах, видеоадаптерах и модемах) i с сокращенным набором команд RISC (reduced-instructions- set - computer).

Сопроцессор - это микропроцессор, предназначенный для выполнения определенного подмножества операций и подключенный к тем же шинам, что и главный процессор.

Например, 486DX - это микропроцессор, выполненный по технологии RISC, с кэш-памятью 8 Кбайт, контроллером улучшенным 387-совместимым математическим сопроцессором) Основными тенденциями в развитии микропроцессора являются увеличение частотного диапазона работы (до 150 МГц), уменьшение напряжения питания до 3,3 В и понижение потребляемо мощности (микропроцессоры 486DX/66AMD, 486DX2/80AlylEl 486DX2/661BM), увеличение числа выводов, повышение надежности работы (некоторые фирмы на системную плату дают гарантию до трех лет).

При недостаточном быстродействии графической подсистемы часто используют разнообразные графические ускорители и сопроцессоры. По сравнению с обычными SVGA-адаптерами ) системе WINDOWS они в несколько раз сокращают время выполнения графических операций.

В ПК и периферийных устройствах используют однокристальные микроконтроллеры, как правило, трех фирм: Intel (типе 8042-8051), Motorola (серия 68XX) и NEC (серия 78ХХ).

В клавиатуре в основном применяют микроконтроллеры фирмы Intel, в НЖМД - МК фирм Intel и Motorola, в принтерах фирмы EPSON - микроконтроллеры фирмы NEC. На системной плате также устанавливают микроконтроллеру фирмы Intel. Основным преимуществом микроконтроллера по сравнению с микропроцессором является высокая скорость его работы. Благодаря применению микроконтроллеров увеличивается быстродействие, команды выполняются без ожидания, упрощены системные операции, облегчен доступ к внутренним ПЗУи ОЗУ.

Основными тенденциями в развитии однокристальных микроконтроллеров являются:

• увеличение объема внутренних ПЗУ и ОЗУ;

• снижение потребляемой мощности;

• интегрирование функций АЦП;

• использование языков высокого уровня.

ПЗУ с BIOS - базовая система ввода/вывода. Это микросхема, расположенная на системной плате. Записанная на ней программа управляет микропроцессором, клавиатурой, накопителем на ГМД и другими устройствами.

Некоторые варианты ПЗУ с BIOS оснащены паролем. В ПЗУ применяют в основном следующие типы микросхем: 27С256, 27С512, 27С010, 27С020, 27С020, 27С040, 27С4001, 27С4096, 27С-1000,27С2001 и др.

Оперативное запоминающее устройство. Обычно пользователь устанавливает такой объем ОЗУ, который может позволить по денежным средствам (его в дальнейшем можно расширить). Например, если пользователь работает в WINDOWS, ему достаточен объем 8...16 Мбайт.

В ПК используются оперативная память динамического типа, расположенная на системной плате, модули динамической памяти типа SIMM и SIPP и Платы расширения памяти. Оперативное ЗУ в основном применяют в двух исполнениях - в корпусах DIP и в модулях памяти SIMM и SIPP. Оперативное ЗУ в корпусе DIP имеет время доступа от 45 до 120 нс, оно выпускается следующих типов: 4464, 44256, 4164, 41256, 61256,4 11000 и др.

Оперативное ЗУ в модулях имеет время доступа около 70 нс и выпускается объемом 1, 4, 8, 16и 32 Мбайта фирмами NEC, SAMSUNG, TI, Toshiba, FUJITSU, IBM, Siemens, Panasonic, Motorola и др. Конструкция системной платы обычно позволяет одновременно устанавливать несколько линеек микросхем ОЗУ и модулей SIMM(SIPP) для получения необходимого объема ОЗУ. Кроме того, всегда можно подключать память через шину расширения, устанавливать в стандартный разъем расширения дополнительную плату ОЗУ.

Кэш-память. Известно, что быстродействие ПК можно повысить с помощью кэш-памяти, которая в ПК с микропроцессором 80486 называется внешней или вторичной.

Тестовые испытания показали, что при использовании кэш-памяти объемом 64 Кбайта скорость выполнения большинство прикладных пакетов повышается в среднем на 14%.

Необходимо отметить, что сетевые серверы и 32-разрядны операционные системы (например, типа WINDOWS) с увеличением объема кэш-памяти работают быстрее. Для кэш-памяп используют микросхемы типов 6764, 61256, 51256 и др.

CMOS-память и часы реального времени. Информация о конфигурации системы записана в ОЗУ (CMOS-память) -микросхему типа МС 146818.

Эта микросхема (64 байта) предназначена для хранения следующей информации: 14 байт текущего времени, а также описание конфигурации системы. Для питания микросхемы и генератора, синхронизирующего часы реального времени ПК, используют батарею напряжением 3,6 В.

Интегральные микросхемы. Основным комплектующим элементом системного блока ПК является системная плата микропроцессором и набором микросхем, работающих с данным типом микропроцессора. Например, для микропроцессора 8028( разработан набор СБИС типов 82С201-82С206, 82С211, 82С212, а для микропроцессора 80386 - набор 82С301-82С306. Зачастую системная плата имеет контроллеры НГМД и НЖМД, принтеров модемов, дисплеев в виде СБИС, монтируемых на печатной плате По прогнозам, разработана новых цифровых микросхем для системных плат позволит на два-три порядка повысить производительность и расширить функциональные возможности ПК.

В ПК и периферийных устройствах аналоговые интегральные микросхемы применяют в:

дисплеях, устройствах кадровой развертки (TDAI 170), генераторах, устройствах строчной и кадровой разверток, видеопроцессорах (М51387Р), видеоусилителях цветности (LM1203N);

НГМД и НЖМД (в усилителях чтения/записи информации;

средствах MULTIMEDIA (в платах ввода/вывода информации);

ЦАП и АЦП (в звуковых платах Sound Blaster);

накопителях CD-ROM:

блоках питания ПК, дисплеев, принтеров, сканеров стабилизаторах напряжения (TDA4601, 4605; UC3842, 3844- UPC4941 МВ3759, IR9494).

Модули (платы) оперативной памяти SIMM. В качеств оперативной памяти используют унифицированные модули типа SIMM. Они выполнены на печатной плате, на которой установлены несколько интегральных микросхем. Специальная конструкция гнезда упрощает модернизацию ОЗУ (расширяет память.

Наряду с 30-контактными модулями SIMM, в настоящее время широкое распространение получили 72-Контактные модули (табл. 27).

Таблица 27. Параметры модуля (время выборки 70 нс)

Заключение

Если у вас оказалось достаточно терпения и вы смогли прочесть эту книгу до конца, то, следуя рекомендациям и советам, приведенным в ней, сможете избавить себя от необходимости обращаться в ремонтную мастерскую.

Если в вашем компьютере появилась неисправность, не теряйтесь, проявите настойчивость и попробуйте отыскать ее сами.

Не бойтесь ремонтировать компьютер, это не так трудно. В этом случае вы будете вознаграждены за старания, вновь имея перед собой исправный компьютер.

Успехов Вам!

ПРИЛОЖЕНИЯ Приложение 1. Описание сигналов системы PC/AT 386DX

А31-А02 ("Address_Bus")

Адресная шина центрального процессора. На линии А25—А2 СБИС 82С302 (внутренние защелки адреса и сигналов состояния процессора и логическое устройство управления циклами доступа к памяти от процессора) процессор или другой ведущий шины выставляет адресную информацию. Эта информация участвует в дешифрации сигналов управления памятью. Кроме того, линии А31—А12 соединяют процессор и адресные формирователи в составе СБИС 82АЗОЗ; линии А11—А2 соединяют процессор и адресные формирователи в составе СБИС 82А304; на линии А23-А17 регистр страниц ПДП в составе СБИС 82С206 выставляет адресную информацию в циклах ПДП; сигнал А31, являясь входным СБИС 82А306, участвует в формировании сигнала

АСЗ-АСО ("Action_Code")

Коды управления, формируются СБИС 82С301. СБИС 82С3051 используется для реализации соответствующих преобразований разрядности передаваемых данных

ACEN ("Action_Code_Enable")

Сигнал разрешения действия кодов управления, формируется,, СБИС 82В305. Активный - низкий уровень сигнала

АСК ("Acknowledge")

Сигнал формируется дешифратором выбора устройств: ввода/вывода СБИС 82С206. Вырабатывает адресные сигналы А16-А23 регистром страниц ПДП СБИС 82С206, поступая на соответствующий вход. Кроме того, сигнал участвует в формировании своей буферной копии — сигнала AEN. Активный — низкий уровень сигнала

ADS ("Address_State")

Сигнал состояния адреса, формируется микропроцессором 80386. Передается в СБИС 82С301 и обеспечивает установку ц: время удержания сигнала CLK2 для согласования фаа' микропроцессора и сигнала SCLK2, вырабатываемого СБИС 82С301. Активный — низкий уровень сигнала

ADSTB8 ("Address_Strobe_8")

Сигнал строба старшего байта адреса для 8-разрядных пересылок данных в циклах ПДП. По этому сигналу во внешнем регистре фиксируются данные, передаваемые подсистемой ПДП на выводы XDO-XD7 СБИС 82С206 в циклах прямого доступа.

Эти данные соответствуют разрядам А8—А15 адреса. 8— разрядные пересылки осуществляются по каналам 0 — 3 ПДП

ADSTB16 ("Address_Strobe_16")

Сигнал строба старшего байта адреса для 16-разрядных пересылок данных в циклах ПДП. По этому сигналу во внешнем регистре фиксируются данные, передаваемые подсистемой ПДП на выводы XDO—XD7 СБИС 82С206 в циклах прямого доступа. Эти данные соответствуют разрядам А9—А16 адреса, 16-разрядные пересылки осуществляются по каналам 5 — 7 ПДП

("Address_Enable")

Сигналы разрешения адреса ПДП. Формируются подсистемой ПДП СБИС 82С206 (на выходах ) при захвате управления системной шиной. Участвуют в генерации кодов управления соответствующим логическим устройством СБИС 82С301. Активизация сигнала свидетельствует о 8 — разрядной пересылке данных в циклах ПДП, активизация сигнала — о 16 — разрядной пересылке. Активные — низкие уровни сигналов

("Action_Frequency_32 Bits")

Сигнал определяет 32-разрядный доступ к памяти. Используется для запрещения командных задержек при данном характере обращений, являясь входным сигналом подсистемы управления шиной в составе СБИС 82С301. В анализируемой системе может вырабатываться СБИС 82С302 и логическим устройством. Активный — низкий уровень сигнала

AS ("Address_Strobe")

Сигнал участвует в стробировании адреса устройства часов реального времени (СБИС 82С206). Формируется дешифратором выбора устройств ввода/вывода (СБИС 82А304). Сигнал AS подается в виде положительного импульса. По срезу этого импульса записывается информация об адресе CMOS—байта, которая выставляется со стороны центрального процессора на линии XDO-XD7 СБИС 82С206

ATCLKI ("AT_Clock")

ATCLK2

Выводы СБИС 82С301 для подключения кварцевого резонатора, используемого для формирования частоты синхронизации в режиме внешней синхронизации

("Action_Transmit_Enable")

Сигнал участвует в разрешении передачи адреса через адресные формирователи СБИС 82АЗОЗ и 82А304. Кроме того, участвует в разрешении шинных формирователей СБИС 82В305. Формируется подсистемой управления шиной СБИС 82С301. Активный — низкий уровень сигнала

ATSCLK ("AT_System_Clock")

Системный синхросигнал. Вырабатывается системным синхрогенератором СБИС 82С301. Частота сигнала определяется режимом синхронизации и устанавливается программным способом. Она может соответствовать 1/Х (X — заданное число частоты CLK2) или использовать для системного синхрогенератора входы ATCLKI и ATCLK2. Частота ATSCLK синхронизирована с частотой CLK2 и используется для выработки синхросигнала SYSCLK (выходной сигнал СБИС 82А306, передаваемый на разъемы расширения)

ВА0, ВА1 ("Buffered_Address")

Буферированные адресные разряды 0 и 1. Являются выходными сигналами СБИС 82С302. В анализируемой системе не используются.

BALE ("Buffered_AdTess_Latch_Eiiable")

Сигнал разрешения защелки адреса. Принадлежит системной шине управления (передается на разъемы расширения). Формируется на СБИС 82А306 из сигнала ALE

- ("Bete_Enable")

Сигналы выбора байтов. Соответствуют одному из передаваемых байт на 32-разрядной шине данных. Выставляются микропроцессором и передаются на генератор кодов управления СБИС 82С301. Сигнал указывает на обмен по шине D0—D7; сигнал — D8—D 15; сигнал - D16—D23; сигнал — D24—D31. Сигналы — участвуют в формировании адресных сигналов ХА0 и ХА1. Кроме того, передаются на СБИС 82А306, где участвуют в формировании выходных сигналов и сигнала . Сигналы - - низкого уровня

("Biis_5ize_16-Bit")

При активизации сигнала на входе микропроцессор 803861 осуществляет обмен по линиям D0—D15 шины данных; при1 отсутствии данного сигнала микропроцессор осуществляет передачу по 32-разрядной шине. Опрос входа происходит во втором периоде CLK2 такта Т1 микропроцессора при условии неактивности сигнала состояния адреса ADS. Если в этом такте сигналы и имеют низкий уровень напряжения, микропроцессор 80386 определяет шину данных как 16— разрядную. При различных вариантах построения схем сигнал может формироваться непосредственно адресуемым устройством (при дешифрации обращения к нему) или дешифратором адреса. В циклах передачи Данных, разрядность которых превышает 16 бит, или для 16-разрядных слов с нечетными адресами микропроцессор 80386 выполняет два или три цикла шины. В анализируемом устройстве на вход процессора подается напряжение высокого уровня, следовательно, процессор во всех случаях осуществляет передачу по 32-разрядной шине данных

("Busy")

Сигнал указывает на занятость процессора выполнением вычислительных операций, формируется сопроцессором и передается в микропроцессор. При появлении команды WAIT и некоторых команд для сопроцессора активизация сигнала заставляет микропроцессор ожидать освобождения сопроцессора. Кроме того, для выполнения микропроцессором 80386 самотестирования необходимо установить на линии сигнал низкого уровня во время сигнала сброса RESET. Активный — низкий уровень сигнала

("Column_Adress_Strobe")

Сигнал строба адреса столбца памяти. Формируется устройством управления циклами доступа к памяти в составе СБИС 82С302. Передается на входы DLE СБИС 82В305, где участвует в фиксации данных памяти при считывании. Активный — низкий уровень сигнала

, ("Column-Address_Strobe")

,

Сигналы стробов адреса столбца для соответствующих банков памяти. Вырабатываются устройством управления ОЗУ в составе СБИС 82С302. По этим сигналам во внутренние регистры микросхем ОЗУ записывается адрес столбца ячейки памяти. Активные — низкие уровни сигналов

CLK2 ("Clock_2")

Сигнал обеспечивает тактирование микропроцессора 80386. Вырабатывается системным синхрогенератором СБИС 82С301 и передается на соответствующий вывод процессора. Для любого варианта тактирования частота CLK2 соответствует входной частоте CLK21N. Кроме того, сигнал CLK2 используется для выработки синхросигнала SCLK (выходной сигнал СБИС 82С302). Синхронизированными по частоте CLK2 являются следующие сигналы процессора: данные, , , , HOLD, RESET

CLK2IN ("Clok_2_lnput")

На данный вход СБИС 82С301 передается сигнал с внешнего источника частоты. Сигнал используется для формирования выходных синхросигналов СБИС 82С301

CX, CX2

Выводы СБИС 82А306 для подключения кварцевого резонатора частотой 14,318 МГц. Кварцевый резонатор предназначен для формирования сигнала OSC (передается на системную шину управления) частотой 14,318 МГц, а также сигнала OSC/12 частотой 1,19 МГц, предназначенного в первую очередь для синхронизации счетчиков таймера

D0-D31 ("Local_Data_Bus")

Процессорная шина данных. Соединяет центральный процессор, сопроцессор и шинные формирователи в составе СБИС 82В305

DA9, DA8 ("Data/Address_Bus")

Являются выходными сигналами СБИС 82С302. В анализируемом устройстве используются как разряды 9 и 8 адреса памяти (сигналы МА9 и МА8)

DACK0-DACK3 ("DMA_Acknowledge")

DACK5-DACK7

Сигналы подтверждения прямого доступа по соответствующему каналу ПДП. Вырабатываются подсистемой ПДП СБИС 82С206. Передаются на системную шину управления. По линии DACK устройство, приславшее запрос, информируется о возможности передачи по каналу ПДП. Уровни сигналов на линиях DACK устанавливаются программно

D/ ("Data/Control")

Сигнал разделяет циклы данных (напряжение высокого уровня) и управления (напряжение низкого уровня). Является одним из сигналов, определяющих тип цикла шины. Формируется микропроцессором 80386. Передается в систему управления шиной СБИС 82С301, которая в соответствии с типом цикла шины выставляет определенные сигналы управления. Кроме того, сигнал D/C является входным сигналом СБИС 82А306, где участвует в формировании выходного сигнала

("Data_Latch_Enable")

По этому сигналу фиксируются данные памяти внутренней защелкой СБИС 82В305. Сигнал на вход СБИС 82D305 для анализируемого устройства передается с вывода СБИС 82С302. Активный — низкий уровень сигнала

("DMA_Memory_Read")

Сигнал считывания из памяти в циклах ПДП. Вырабатывается подсистемой ПДП СБИС 82С206. Для анализируемого устройства вывод СБИС 82С206 соединяется с линией . Активный — низкий уровень сигнала

("DMA_Memory_Write")

Сигнал записи в память в циклах ПДП. Вырабатывается подсистемой ПДП СБИС 82С206. Для анализируемого устройства вывод СБИС 82С206 соединяется с линией . Активный — низкий уровень сигнала

("Data_Read")

Сигнал определяет направление передачи через формирователи шины данных памяти СБИС 82В305, Вырабатывается устройством управления системой в составе СБИС 82С302. Низкий уровень сигнала информирует о вводе данных процессором, высокий — о выводе данных

DREQ0-DREQ3 ("DMA_Request")

DREQ5-DREQ7

Сигналы запроса от устройств ввода/вывода на прямой доступ памяти по соответствующему каналу. Принадлежат системной шине управления. Передаются в систему ПДП СБИС 82С206. Запрос осуществляется сигналом высокого уровня на линии DREQ. Сигнал запроса должен поддерживаться активным до поступления сигнала DACK на соответствующее устройство. Приоритеты сигналов фиксированы после инициализации (DRQ0 - высший; DRQ7 - низший). Каналы 0-3 ПДП участвуют в циклах передачи 8-битовых данных, каналы 5—7—в циклах передачи 16-битовых слов. Уровни сигналов на линиях DRQ устанавливаются программно

("Data_Write_Enable"j

Сигнал разрешения записи в память. Формируется устройством управления ОЗУ СБИС 82С302. Для анализируемого устройства, сигнал используется для получения сигналов разрешения для различных банков памяти. Низким уровнем сигнала определяется запись в память, высоким — считывание из памяти

("Error")

Сигнал указывает на обнаружение ошибки сопроцессора. Перед началом выполнения команды WAIT и некоторых команд для сопроцессора процессор проверяет состояние вывода . Если на этом выводе сигнал (активный) низкого уровня, процессор выполняет программное прерывание INT10h

EXDEC ("Extemal_Decode")

Сигнал является входным по отношению к дешифратору устройств ввода/вывода СБИС. В анализируемом устройстве данный вывод не используется

("High_ROM")

Сигнал определяет обращение к ПЗУ в верхней области адресного пространства объемом 4 Гбайта. Формируется дешифратором для выбора адресуемой области памяти (СБИС 82АЗОЗ). Передается в устройство защелок адреса и сигналов состояния процессора СБИС 82С302. Активный - низкий уровень сигнала

HLDA ("Hold_Acknowledge")

Сигнал разрешения захвата шины. Сигнал генерируется микропроцессором (после активизации сигнала HOLD) и передается в арбитр шины СБИС 82С301. Активизация данного сигнала извещает о разрешении захвата шины под управление контроллером ПДП, устройством регенерации или другим ведущим, который может быть установлен на периферийной плате. Таким образом, сигнал HLDA применяется для выработки выходных сигналов СБИС 82С301: HLDA1, HLDA2 и

HLDA1 ("Hold_Acknowledge_l")

Сигнал разрешения захвата системной шины под управление контроллером ПДП. формируется арбитром шины СБИС 82С301 после выставления микропроцессором сигнала HLDA (при активном сигнале HRQI). Передается в подсистему ПДП СБИС 82С206, в устройство управления циклами ПДП СБИС 82С302, на адресные формирователи СБИС 82СЗОЗ и 82С304, в устройство управления шиной данных СБИС 82В305, в устройство доступа к 32 - разрядной памяти в составе СБИС 83А306

HLDA2 ("Hold_Acknowledge_2")

Сигнал разрешения захвата шины под управление альтернативным ведущим, формируется арбитром шины в составе СБИС 82С301 после выставления микропроцессором сигнала HLDA (при активном сигнале HRQ2). В анализируемом устройстве данный выход СБИС 82С301 не используется

HRQ1 ("Hold_Request_l")

Сигнал запроса захвата системной шины под управление контроллером ПДП. Активизируется системой ПДП в составе СБИС 82С206 (вывод HPQ) при получении запроса на прямой доступ к памяти по одному из его каналов (один из сигналов DREQ). Поступает в арбитр шины СБИС 82С301, где .применяется для генерации сигнала HOLD запроса захвата шины (который, в свою очередь, передается на соответствующий вход микропроцессора)

HRQ2 ("Hold_Request_2")

Сигнал запроса захвата шины со стороны альтернативного ведущего. Является входным сигналом арбитра шины СБИС 82С301 и может быть использован для генерации сигнала HOLD запроса захвата шины, который передается на соответствующий вход микропроцессора. В анализируемом устройстве вход HRQ2 СБИС 82С301 не используется

HOLD ("Hold_Request")

Сигнал сообщает микропроцессору о запросе захвата шины под управление контроллером ПДП или устройством регенерации. формируется арбитром шины СБИС 82С301 и передается на соответствующий вход микропроцессора. В ответ на запрос по линии HOLD микропроцессор 80386 в случае, если ему шина не нужна, передает на линию HLDA сигнал разрешения захвата шины. Это действие сопровождается переводом в третье состояние шин адреса и данных, а также линий состояния микропроцессора. После перехода данного сигнала в неактивное состояние микропроцессор устанавливает напряжение низкого уровня на выходе HLDA и переходит к управлению шиной. Во время действия сигнала HOLD процессор опознает и фиксирует один запрос по входу NMI, который обслуживается после снятия запроса по входу HOLD. Состояние входа HOLD опрашивается процессором в начале каждого процессорного такта, и, если сигнал на этом входе оказался в неактивном состоянии, процессор снимает сигнал на выходе HLDA, после чего переходит к управлению шиной

IN1 ("Input")

Вход 1 буфера СБИС 82А306. Сигнал со входа INI через внутренний буфер передается на выход OUTI СБИС 82А306. В анализируемом устройстве не применяется

("lnternipt_Acknowledge")

Сигнал подтверждения прерывания. Формируется системой управления шиной СБИС 82С301 в соответствующем цикле шины. Передается в контроллер прерываний СБИС 82С206, информируя последний о необходимости выставления номера вектора прерывания на шину данных. Кроме того, сигнал INTA поступает в дешифратор выбора устройств СБИС 82С301. Это необходимо для того, чтобы запретить формирование сигнала 287CS выбора сопроцессора в циклах подтверждения прерываний, где могут участвовать номера прерываний, совпадающие с номерами портов сопроцессора.. Активный — низкий уровень сигнала INTA

INTR ("lnteirupt_Request")

Сигнал запроса на прерывание. Вырабатывается контроллером прерываний СБИС 82С206 при поступлении на него запроса маскируемого прерывания. Сигнал передается на соответствующий вывод микропроцессора. Активизация сигнала INTR свидетельствует о необходимости инициирования от микропроцессором цикла подтверждения прерывания, в случае если установлен в единицу бит IF регистра флагов микропроцессора. Микропроцессор опрашивает состояние входа INTR в начале каждой команды. Если сигнал на нем имеет высокий уровень в течение по крайней мере восьми периодов частоты CLK2, процессор выполняет действия по подтверждению прерывания. Для этого он инициирует цикл подтверждения прерывания, выставляя соответствующую комбинацию на выходы состояния. Процесс подтверждения прерывания идет в течение двух смежных циклов шины; при этом сигнал на входе INTR должен поддерживаться активным, как минимум, в первом из них. В конце второго цикла встроенный контроллер прерываний выставляет на линии XD0 — XD7 СБИС 82С302 номер вектора прерываний, который считывается микропроцессором с линий D0—D7. Эти циклы должны быть разделены временем, как минимум 160 нс, что соответствует четырем процессорным тактам холостого хода при работе микропроцессора на частоте 16 МГц. Запретить маскируемые прерывания позволяет команда CLI (в этом случае бит IF флагов устанавливается в нуль)

("l/0_2X_Chip_Select")

Сигнал определяет выбор регистров конфигурации в составе СБИС 82С301 или 82С302 при обращении со стороны центрального процессора, формируется дешифратором выбора устройств ввода/вывода СБИС 82А304. Активный — низкий уровень сигнала

("l/0_Chaimel_Check")

Сигнал ошибки канала ввода/вывода, формируется на платах периферийных адаптеров. Поступает в логическое устройство немаскируемых прерываний СБИС 82С301, являясь одним из возможных источников выработки сигнала NVI. Кроме того, передается в устройство порта В СБИС 82С301. При обработке немаскируемого прерывания микропроцессор может считать информацию из порта В и, проанализировав состояние соответствующего разряда, определить источник ошибки. Активный — низкий уровень сигнала

IOCHRDY ("l/0_Chanel_Ready")

Сигнал готовности канала ввода/вывода. Низкий уровень сигнала информирует о необходимости ввода в цикл шины, управляемой микропроцессором или контроллером ПДП, дополнительных тактов ожидания (т.е. об увеличении продолжительности цикла шины). Сигнал IOCHRDY формируется на платах периферийных адаптеров. Передается в устройство ожидания СБИС 82С301, где используется в выработке сигнала готовности, передаваемого на соответствующий вход микропроцессора и подсистему контроллера ПДП в составе СБИС 82С206. Кроме того, сигнал IOCHRDY может быть сформирован устройством управления циклами регенерации в составе СБИС 82С302. Сигнал IOCHRDY синхронизируется с сигналом SCLK

("l/0_32-Bit_Chip_Select")

Сигнал информирует систему о том, что микропроцессор обратился к 32-разрядному порту периферийного устройства. Является входным сигналом подсистемы управления шиной СБИС 82С301, где может быть использован для запрещения командных задержек при таком характере обращений. Активный - низкий уровень сигнала . В анализируемом устройстве не используется (на вход постоянно подано напряжение высокого уровня; это свидетельствует о том, что данная система не имеет 32-разрядных портов ввода/вывода). Сигнал может иметь применение в системе с шиной EISA

("1/0_16-Bit_Chip_Select")

Сигнал информирует систему о том, что микропроцессор обратился к 16-разрядному порту периферийного устройства. Является входным сигналом подсистемы управления шиной СБИС 82С301. Активный - низкий уровень сигнала I

("l/0_Read")

Сигнал считывания из порта ввода/вывода. Принадлежит системной шине управления. Источниками выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С301 или контроллер ПДП СБИС 82С206. Также может активизироваться микропроцессорами или контроллерами ПДП на периферийных платах. Активный — низкий уровень сигнала

("l/0_Write")

Сигнал записи в порт ввода/вывода. Принадлежит системной шине управления. Источниками выработки сигнала на системной плате могут служить подсистема управления шиной СБИС 82С301 или контроллер ПДП в составе СБИС 82С206. Также может активизироваться микропроцессорами или контроллерами ПДП на периферийных платах. Активный — низкий уровень сигнала

IRQ1 ("lnternipt_Request"i

IRQ3-IRQ7

IRQ9-IRQ15

Сигналы запросов внешних маскируемых прерываний. Поступают на соответствующие входы СБИС 82С206, в которую встроено устройство, функционально эквивалентное каскадному включению двух контроллеров 8259 (назовем его подсистемой контроллера прерываний). Сигнал IRQI является запросом от клавиатуры, сигнал IRQ 13 — запросом от сопроцессора, остальные запросы формируются адаптерами периферийных устройств и поступают на контроллеры прерываний. Запросы имеют фиксированные уровни приоритетов после инициализации: с IRQ9 по IRQ15, в порядке возрастания (IRQ9 -наивысший среди них для второго контроллера), и с IRQ3 по IRQ7 (IRQ3 — наивысший среди них для первого контроллера). Запросы фиксируются в контроллерах прерываний по фронтам сигналов и должны поддерживаться активными до появления сигнала INTA во втором цикле шины подтверждения прерывания. Источники остальных запросов прерываний находятся внутри СБИС 82С206: IRQO - запрос от канала О интегрального таймера, IRQ2 — запрос для каскадного включения контроллеров, IRQ8 — запрос от устройства часов реального времени

("Low__64_Mega_Byte")

Сигнал определяет обращение к ПЗУ в верхней области адресного пространства объемом 1 Мбайт для совместимости с операциями процессоров 8086/8088. Формируется дешифратором для выбора адресуемой области памяти СБИС 82АЗОЗ. Передается в устройство защелок адреса и сигналов состояния процессора СБИС 82С302. Активный — низкий уровень сигнала

- (Local_Bуte_Enable")

Сигналы формируются СБИС 82А306 из входных сигналов - . Для анализируемого устройства сигналы - участвуют в генерации сигналов стробов адресов строк (CAS) для соответствующих банков ОЗУ

("Local_Data_Enable")

Сигнал разрешения передачи данных. Передается в устройство управления шиной данных в составе СБИС 82А305. Активный — низкий уровень сигнала . В данной системе сигнал не используется

("Low_l/0-Chip_Select")

Сигнал разрешает формирование сигналов выбора устройств на системной плате, являясь входным по отношению к дешифратору устройств ввода/вывода СБИС 82А304. Вырабатывается дешифратором адреса СБИС 82АЗОЗ. Активный — низкий уровень сигнала

(Low_Mega_BYte_Chip_Select")

Сигнал разрешает формирование выходных сигналов SMEMW и SMEMR СБИС 82А306, определяющих доступ к памяти в младшем мегабайте адресного пространства, формируется дешифратором выбора устройств ввода/вывода СБИС 82А304. .Активный — низкий уровень сигнала LMEGCS

("Lock")

Сигнал предназначен для блокировки возможного захвата управления системной шиной другим ведущим, формируется микропроцессором. Блокировочные циклы применяются при необходимости неразрывного следования нескольких циклов шины. Как правило, сигнал передается в арбитр шины. Во время действия данного сигнала игнорируется запрос на захват шины по входу HOLD. Активный — низкий уровень сигнала . В анализируемом устройстве сигнал не используется

("Local_Parity_Check")

Сигнал ошибки четности памяти. Вырабатывается генератором контроля четности СБИС 82А306. Поступает в логическое устройство немаскируемых прерываний в составе СБИС 82С301, являясь одним из возможных источников формирования сигнала NMI, И в регистры конфигурации памяти и диагностики в составе СБИС 82С302. Активный — низкий уровень сигнала

МА0-МА9 ("Memory_Address_Bus")

Адресная шина памяти. Используется для адресации памяти. В данной системе шина МА0—МА9 формируется на выводах XDA0-XDA7, DA8 и DA9 СБИС 82С302. Выводы МА СБИС 82АЗОЗ и 82А304 не используются

("Memory_Address_Lcitch_Enable")

Сигнал строба адреса памяти. Формируется подсистемой управления шиной СБИС 82С301. Передается в устройство управления циклами доступа к памяти СБИС 82С302, а также в СБИС 82АЗОЗ и 82А304. Активный - низкий уровень сигнала

("Master")

Сигнал запроса на захват системной шины со стороны процессоров или контроллеров ПДП, которые мо1уг быть установлены на интерфейсных платах (альтернативные ведущие шины). Используется вместе с сигналом DRQ. Устройство сначала формирует сигнал запроса на одну из линий DRA, а затем, получив сигнал подтверждения , может активизировать сигнал . После этого управление системной шиной захватывает альтернативный ведущий; формирует адрес, а затем сигналы чтения и записи. Сигнал передается с канала ввода/вывода на адресные формирователи СБИС 82АЗОЗ и 82А304, указывая направление передачи адресных сигналов между шинами. Активный — низкий уровень сигнала

("Memory_16-Bit_Chip_Select")

Сигнал информирует систему о том, что микропроцессор обратился к 16-разрядной памяти, которая может быть установлена на интерфейсных платах. Сигнал на этих платах дешифрируется с использованием адресных сигналов LA17—LA23. Является входным сигналом подсистемы управления шиной СБИС 82С301. Активный — низкий уровень сигнала

("Memory_32-Bit_Chip_Select")

Сигнал информирует систему о том, что микропроцессор обратился к 32-разрядной памяти, которая установлена на периферийных платах. Является входным сигналом подсистемы управления шиной в составе СБИС 82С301, где может быть использован для запрещения командных задержек при таком характере обращений. Активный — низкий уровень сигнала . В данной системе сигнал не используется (на вход подан высокий логический уровень). Имеет применение в системе с шиной EISA

MDO-MD31 С'Memory_Data_Bus")

Шина данных памяти. Соединяет шинные формирователи в СБИС 82В305 с микросхемами памяти. По этим линиям данные записываются в память или считываются из нее

("Memory_Data_Enable")

Сигнал разрешения передачи данных памяти. Формируется устройством управления системой СБИС 82С302. Передается в устройство управления шиной денных СБИС 82В305. Активный — низкий уровень сигнала

("Memory_Read")

Сигнал считывания из памяти. Принадлежит системной шине управления. Источником выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С301 или контроллер ПДП СБИС 82С206. Сигнал также может активизироваться микропроцессорами или контроллерами ПДП на периферийных платах. Активный — низкий уровень сигнала

("Memory_Write")

Сигнал записи в память. Принадлежит системной шине управления. Источниками выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С301 или контроллер ПДП СБИС 82С206. Также может активизироваться микропроцессорами или контроллерами ПДП на периферийных платах. Активный — низкий уровень сигнала

М/ ("Memory__lnput-0utput")

Сигнал указывает на обращение микропроцессора к памяти (высокий уровень) или устройствам ввода/вывода (низкий уровень). Является одним из сигналов, определяющим тип цикла шины. Формируется микропроцессором 80386. Передается в . подсистему управления шиной СБИС 82С301, который в соответствии с типом цикла шины выставляет определенные сигналы управления. Кроме того, является входным сигналом СБИС 82А306, где участвует в формировании выходного сигнала

МРЗ-МР0 ("Meinory_Parity")

Контрольные биты байтов 3—0 памяти соответственно. При записи в память по линиям МРЗ—МР0 передаются контрольные биты с соответствующих выводов СБИС 82А306 на микросхемы ОЗУ, а при считывании принимаются на эти выводы для последующего контроля за четностью

("Next_Address")

Сигнал заставляет процессор вырабатывать в текущем цикле шины сигналы адреса и состояния для следующего цикла шины (конвейеризация шины) независимо от уровня сигнала . Конвейеризация шины позволяет циклам шины перекрываться по времени. Это увеличивает время обращения к памяти и устройствам ввода/вывода

NMI ("Non-maskable_lnterrupt")

Сигнал запроса немаскируемого прерывания, формируется устройством немаскируемых прерываний в составе СБИС 82С301 в результате выявления ошибки четности памяти или ошибки канала ввода/вывода. Сигнал передается на соответствующий вход микропроцессора. При активизации сигнала NMI сигнал считается действительным, если он имел низкий уровень напряжения на протяжении восьми периодов CLK2 до перехода и поддерживал высокий уровень напряжения в течение восьми периодов CLK2 после него) микропроцессор переходит к выполнению программы обработки немаскируемого прерывания (соответствует входу 2 в таблицу IDT), вне зависимости от состояния бита IF регистра флагов. При этом процессор не будет обслуживать запросы по входу NMI, пока не обработает предыдущий запрос

(Non-maskable_lnterrupt_Register_Chip_Select)

Сигнал определяет выбор регистра немаскируемых прерываний (порт с адресом 70h) СБИС 82С301 при обращении к нему центрального процессора, формируется дешифратором выбора устройств ввода/вывода СБИС 82А304. ' Активный - низкий уровень сигнала

OSC ("Oscillator")

Сигнал частотой 14,318 МГц. Вырабатывается тактовым генератором СБИС 82А306. Передается на разъемы расширения системной шины и может быть использован для синхронизации отдельных периферийных устройств, не имеющих собственного генератора

OSC1 ("0scillator_1")

Вход для частоты (как правило, 32,768 Гц), синхронизирующей часы реального времени в составе СБИС 82С206

OSC/12 ("0scillator_1/12")

(TMRCLK)

Сигнал частотой 1,19 МГц. формируется тактовым генератором и делителем СБИС 82А306. Предназначен для синхронизации счетчиков интервального таймера СБИС 82С206 (поступает на входы TMRCLK). Кроме того, передается в устройство управления циклами доступа к памяти СБИС 82С302

OUT1 ("0utput_1")

Выход буфера 1 СБИС 82А306. В анализируемом устройстве не используется

OUT2 ("0ut_2")

Сигнал является выходом канала 2 интервального таймера СБИС 82С206. Используется для реализации звукового сигнала

("Parity_Check")

Сигнал ошибки четности памяти, формируется устройством управления системой СБИС 82С302. Поступает в устройство контроля четности СБИС 82А306, где используется в выработке сигнала . Активный — низкий уровень сигнала

("Parity_Enable")

Сигнал разрешения контроля четности памяти. Формируется устройством управления системой СБИС 82С302. Поступает в устройство контроля четности СБИС 82А306, где используется в выработке сигнала . Активный — низкий уровень сигнала

PEREQ ("Pereq")

Сигнал используется для запроса сопроцессором данных от микропроцессора 80386

("Port_B_Chip__Select")

Сигнал определяет выбор периферийного порта В (порт с адресом 61h) СБИС 82С301 при обращении к нему центрального процессора. Формируется дешифратором выбора устройств ввода/вывода СБИС 82А304. Активный — низкий уровень сигнала

РР0-РРЗ ("Parital_Parity")

Биты контроля четности для байтов 0—3 памяти соответственно. Вырабатываются генератором контроля четности СБИС 82В305. Записываются в девятые по счету биты ячеек памяти для соответствующих банков

PPL3-PPL0 ("Parital_Parity_Low_Bits")

Биты контроля четности соответствующих байтов памяти. Вырабатываются генератором контроля четности СБИС 82В305. Передаются на СБИС 82А306, где используются в генерации контрольных бит, записываемых в соответствующие микросхемы памяти

РРН0-РРНЗ ("Parital_Parity-High_Bits")

Биты контроля четности байтов памяти. Вырабатываются генератором контроля четности СБИС 82В305. Передаются на СБИС 82А306, где используются в генерации контрольных бит, записываемых в микросхемы памяти

Сигнал является входным по отношению к СБИС 82С206. Используется для установки определенных значений в регистрах конфигурации СБИС 82С206. Соединяется с цепями батареи, поддерживающей работу устройства часов реального времени при отключенном питании

PWRGD ("Power_Good")

Сигнал нормального электропитания. Является входным сигналом СБИС 82С206. Низкий уровень сигнала отключает все выводы СБИС 82С206 от шин процессора. В этом режиме снижается мощность, потребляемая СБИС от источника питания. При включенном компьютере на входе PWRGD СБИС 82С206 должен присутствовать сигнал высокого уровня

, ("Row_Address_Strobe")

,

Сигналы стробов адреса строки ОЗУ для соответствующих банков памяти. Вырабатывается устройством управления ОЗУ СБИС 82С302. По этим сигналам во внутренние регистры микросхем записывается адрес строки выбираемой ячейки памяти. Активные — низкие уровни сигналов

("Ready")

Сигнал готовности, формируется СБИС 82С301. Синхронизирован с сигналом . В начале каждого исполняемого цикла шины сигнал плавно переводится в неактивное состояние. В свою очередь, активный низкий уровень сигнала указывает процессору на возможность завершения текущего цикла шины (анализ уровня сигнала производится по спадам импульсов CLK2 в конце такта команды). Сигнал поступает на соответствующие входы микропроцессора и сопроцессора

RDRV ("Reset_Drive")

Сигнал используется для сброса (начальной установки) периферийных устройств, формируется на СБИС 82А306 (с использованием входного сигнала RESET) и передается сигналом RESET_DRV на разъемы расширения системной шины

("Refresh")

Сигнал регенерации памяти, формируется устройством регенерации СБИС 82С301 после формирования сигнала запроса на регенерацию REFREQ и подтверждения захвата шины генерацией сигнала HLDA со стороны центрального процессора. Кроме того, может быть сформирован на платах периферийных адаптеров. Сигнал REF используется для регенерации очередной строки ОЗУ. Передается в устройство управления циклами регенерации ОЗУ в составе СБИС 82С302, счетчик регенерации памяти СБИС 82А304, адресные формирователи СБИС 82АЗОЗ, мультиплексоры и буферы шины управления СБИС 82А306. Активный — низкий уровень сигнала

REFREQ ("Refresh_Request")

(OUT1)

Сигнал запроса на регенерацию динамической памяти. Инициатором данного сигнала является выходной сигнал канала 1 таймера СБИС 82С206 (вывод OUTI), задающего интервалы регенерации. Передается в арбитр шины и устройство управления регенерацией памяти СБИС 82С301, участвуя в формировании сигнала регенерации

RESET ("Reset")

Сигнал предназначен для сброса или инициализации микропроцессора 80386. Процессор прекращает работу при обнаружении на линии RESET изменения уровня сигнала (при переходе сигнала с низкого на высокий уровень). По окончании действия сигнала RESET (при переходе из высокого состояния в низкое) микропроцессор переходит на выполнение команд со стартового адреса. Сигнал RESET вырабатывается системным синхрогенератором. Для обеспечения инициализации сигнал RESET должен поддерживаться активным на протяжении по крайней мере 15 периодов CLK2, а в случае самотестирования — 80 периодов CLK2. По сигналу RESET на выводах шины данных процессора устанавливается третье состояние, на выводах W/ , M/ , HLDA, ВЕЗ — ВЕР — низкое состояние, а на выводах , D/ , , А31-А2 - высокое

("Reset_1")

Сигнал определяет системный сброс после подачи напряжения питания или нажатия кнопки сброса. Является входным сигналом сброса процессора и системы СБИС 82С301. Сигнал используется в выработке сигналов RESET3 и RESET4 (выходных сигналов СБИС 82С301)

("Reset_2")

Сигнал определяет программный сброс микропроцессора, вызывая активизацию сигнала. вырабатывается контроллером клавиатуры 8042 после получения специальной команды от микропроцессора и передается на вход устройства сброса процессора и системы СБИС 82С301

RESET3 ("Reset_3")

Сигнал сброса центрального процессора. Вырабатывается устройством сброса процессора и СБИС 82С301 при активизации сигналов или либо в состоянии "Выключение" (данный цикл шины сопровождается установкой сигналов М/10, SO, SI и А1 в состояние низкого логического уровня)

RESET4 ("Reset_4")

Сигнал определяет сброс устройств системы. Вырабатывается устройством сброса процессора и системы СБИС 82С301 при активизации входного сигнала. Синхронизирован с тактовой частотой процессора. Для анализируемого устройства передается на СБИС 82С302 и 82С206, контроллер клавиатуры 8042 и разъемы расширения системной шины. Кроме того, передается на буфер шины управления СБИС 82А306 для формирования сигналов RESETB и RDRV

RESETB ("Reset_B")

(RESET4B)

Сигнал сброса, формируется на СБИС 82А306 с использованием входного сигнала RESET4 (поступает на вход RESET СБИС 82А306). В анализируемом устройстве сигнал RESET4B применяется для сброса контроллера клавиатуры 8042 и СБИС 82С302

("ROM_Chip_Select")

Сигнал выбора ПЗУ (системный BIOS). Формируется логическим устройством управления циклами доступа к памяти СБИС 82С302 (для анализируемое устройства с вывода выставляется сигнал , поступающий на входы выбора микросхем ПЗУ). Активный - низкий уровень сигнала

SAO-SA23 ("Sestem_Address_Bus")

Системная шина адреса. Используется для адресации памяти и устройств ввода/вывода. Защелкивание адреса производится по спаду сигнала BALE. Наличие сигнала высокого уровня сигнала BALE указывает, что на шине сформирован адрес. Адресная информация на линии SAO-SA23 разъемов расширения системной шины может выставляться со стороны центрального процессора, системы ПДП СБИС 82С206 или устройства управления регенерацией памяти. В формировании адресной информации на системную шину принимают участие адресные буферы СБИС 82АЗОЗ и 82А304. На линии SAO-SA23 адресную информацию могут формировать другие ведущие, которые устанавливаются на периферийных платах. В данной системе выводы А24 - А26 СБИС 82АЗОЗ не используются

("System_Address_High_Enable")

Сигнал определяет выбор формирователей системной шины адреса. Является входным сигналом СБИС 82АЗОЗ. Активный -низкий уровень сигнала . В данном устройстве не используется

SALE ("System_Address_Latch_Enable")

Сигнал выбора строба адреса. Вырабатывается подсистемой управления шиной СБИС 82С301. Передается на СБИС 82А306, где используется в формировании своей копии сигнала BALE

("System_Bus_High_Enctble")

Сигнал разрешения передачи (при =0) по разрядам 8—15 шины данных. Соединяет буфер шины управления СБИС 82А306 с соответствующим контактом разъемов расширения системной шины

SCLK (‘'System_Clock")

Системный синхросигнал. Генерируется формирователем синхросигналов СБИС 82С301. Используется для тактирования циклов прямого доступа, поступая в подсистему ПДП СБИС 82С206. Частота синхронизации ПДП может соответствовать частоте SCLK или SCLK/2 (определяется установкой бита выбора частоты для подсистемы ПДП). Кроме того, синхронизирует выходной сигнал СБИС 82А306

SD0-SD15 ("System_Data_Bus")

Системная шина данных. Для данного устройства выводы SD СБИС 82В305 соединяются с линиями RD, а те, в свою очередь, проходя через внешние буферы, формируют шину SD0—SD15. Линии SD0—SD15 выводятся на разъемы расширения системной шины

SDIR ("System_Data_Direction")

Сигнал определяет направление передачи между системной, локальной шинами данных и шиной данных памяти. Наличие сигнала высокого уровня указывает на вывод данных микропроцессором, сигнала низкого уровня — на ввод данных. Вырабатывается подсистемой управления шиной СБИС 82С301. Передается в устройство управления шиной данных в составе СБИС 82А305

("State_Machine_Command_Delay")

Сигнал определяет задержку выдачи сигналов управления шиной для различных циклов от 0 до трех процессорных тактов. Число тактов устанавливается программно. Сигнал вырабатывается подсистемой управления, шиной СБИС 82С301 и передается в СБИС 82С302. Активный — низкий уровень сигнала

("System_Memory_Read")

Сигнал считывания только для младшего мегабайта памяти. Генерируется на СБИС 82А306 и передается на разъемы расширения системной шины. формирование сигнала возможно при активизации сигнала LMEGSC. Инициатором выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С206. Активный -низкий уровень сигнала

("System_Memory_Write")

Сигнал записи только для младшего мегабайта памяти. Генерируется на СБИС 82А306 и передается на разъемы расширения системной шины. Формирование сигнала возможно при активизации сигнала . Инициаторами выработки сигнала на системной плате может служить подсистема управления шиной СБИС 82С206. Активный — низкий уровень сигнала

SPKDATA ("Speaker_Data")

Определяет разрешение поступления сигнала с канала 2 таймера на громкоговоритель. Выдается с периферийного порта В

SYSCLK ("System_Clock")

Системный синхросигнал, формируется на СБИС 82А306 и передается на разъемы расширения системной шины. Является буферированной копией синхросигнала ATSCLK

("Test")

TEST