6.4. Транзисторы в цифровых схемах

Передачу, прием обработку и хранение информации в цифровой форме обеспечиваетцифровая техника– интенсивно развивающая отрасль науки и техники, тесно связанная с радиоэлектроникой в «интегральном» исполнении –микроэлектроникой. Информацию в цифровой технике заключают в чередование двух уровней носителей сигнала. Так, чаще всего она содержится в чередовании двух уровней напряжения – «низкого», близкого к 0 и «высокого», близкого к +Е_П. Для обработки и усиления таких сигналов используют схемы, в которых диоды и транзисторы – «ключи», принимающие одно из двух возможных состояний:открытое(отпертое) изакрытое(запертое). В открытом состоянии их сопротивление мало (порядка 10¹Ом), в закрытом – велико (10⁶ – 10¹⁰Ом). Теоретической основой цифровой техники является алгебра логики (Булева алгебра), в которой над ее объектами определены три операции:логическое отрицание(инверсия, операция НЕ), логическое сложение (дизъюнкция, операция ИЛИ), логическое умножение(конъюнкция, операция И). И эти элементарные, и другие более сложные операции осуществляются в логических элементах, изготавливаемых средствами микроэлектроники в различных сериях цифровых интегральных микросхем. В качестве базовых логических элементов в ряде серий выступают элементы ИЛИ-НЕ и И-НЕ, выполненные на основе транзисторных усилителей цифровых сигналов.

Существует большое многообразие схемных решений базовых логических элементов, ориентированных на различные технологии изготовления интегральных микросхем. Здесь на рис. 29 представлены простые примеры схем усилителей, которые используются при создании базовых логических элементов. Это усилители, инвертирующие сигналы (см. рис. 23), выполняют в цифровых схемах операцию НЕ. Схема рис. 29а на биполярном транзисторе содержит в цепи базы резистор R_Б, ограничивающий её ток при высоком уровне входного сигнала. На схеме рис. 29б на полевом транзисторе стоковой нагрузкой служит резистор R_С, а схеме рис 29в этот резистор заменен транзистором VT₂ с противоположным по отношению к транзистору VT₁ типом проводимости. Такие транзисторы называют комплементарными.

Рис. 29. Схемы усилителей цифровых сигналов, выполняющих операцию НЕ

Последняя схема, выполненная на комплементарных транзисторах, обладает существенным преимуществом по сравнению с предыдущими (рис. 29а,б) – ток через транзисторы VT₁ и VT₂ течет только тогда, когда изменяется уровень входного сигнала. При его высоком уровне нижний транзистор VT₂ открыт, его сопротивление мало, а верхний VT₁ – закрыт, его сопротивление велико. Общее сопротивление велико – ток мал. Выходной сигнал имеет низкий уровень. При низком уровне входного сигнала состояние транзисторов изменяется на противоположное. Опять общее сопротивление велико – ток мал и выходной сигнал принимает высокий уровень. В среднем потребление тока от источника питания мало. Такой вариант схемы, выгодно отличающий его от других схем (рис. 29а,б), составляет основу комплементарной логики, представленной на рис. 30 базовыми элементами И-НЕ и ИЛИ-НЕ.

Рис. 30. Базовые элементы комплементарной логики:

а) элемент И-НЕ;

б) его эквивалентная схема;

б) элемент ИЛИ-НЕ

Два элемента НЕ, соединенные таким образом, что выход каждого из них подключен к входу другого, образуют систему с сильной положительной обратной связью. Этим в схеме обеспечивается наличие двух устойчивых состояний, когда один из транзисторов закрыт, а другой открыт, или наоборот. Такие схемы, называемые триггерами или бистабильными ячейками, составляют основу ряда важнейших функциональных узлов цифровой техники (счетчиков импульсов, регистров памяти, полупроводниковых запоминающих устройств и др.). Примеры схем триггеров представлены на рис. 31. Их основа – элементы НЕ, схемы которых приведены на рис. 29а и рис. 29в.

В цифровой технике самого различного назначения в настоящее время всё большее использование получают полупроводниковые запоминающие устройства, содержащие большое количество запоминающих элементов, и устройства доступа к ним для записи и считывания информации. Запоминающим элементом полупроводниковой «памяти» может служить, например, представленная выше (на рис. 31б) бистабильная ячейка, дополненная адресной шиной (АШ), разрядными шинами (РШ) и транзисторными ключами. Схема такого запоминающего элемента представлена на рис. 32а. Когда возбуждается адресная шина АШ, транзисторы VT₁ и VT₆ подключают бистабильную ячейку к разрядным шинам РШ«1» и РШ«0». В режиме записи посредством этих шин сигналы усилителя записи устанавливают ячейку в то или иное состояние, в режиме считывания через те же шины состояние ячейки передается в усилитель считывания. Недостатком этого запоминающего элемента является большое количество используемых в нем транзисторов (6), определяющее, в конечном итоге, размеры запоминающих устройств.

Схемы запоминающих элементов с меньшим числом транзисторов даны на рис. 32б–г. Основными элементами, сохраняющими информацию, здесь служат емкости, а транзисторы выполняют функции выключателей. Наличие или отсутствие заряда в емкости определяет состояние ячейки

Рис. 31. Бистабильные ячейки (триггеры): а) на биполярных транзисторах;

б) на комплементарной паре полевых транзисторов

Рис. 32. Запоминающие элементы цифровой техники: а) шеститранзисторный;

б) четырехтранзисторный; в) трехтранзисторный; г) двухтранзисторный