Частота pwm и скважность цикла

Четыре сигнала PWM имеют ту же самую частоту (fPWM), которая управляет счетчиком периода и значением в регистре ATR. fPWM = fCOUNTER / (4096 – ATR). В соответствии с этой формулой:

– Если fCOUNTER = 32 МГц, максимальное значение f PWM= 8 МГц (при значении в регистре ATR = 4092), минимальное значение – 8 кГц (при значении в регистре ATR = 0),

– Если fCOUNTER = 4 МГц, максимальное значение fPWM равно 2 МГц (при значении в регистр ATR = 4094), минимальное значение – 1 кГц (при значении в регистре ATR = 0).

Примечание. Максимальное значение ATR = 4094 потому, что оно должно быть ниже, чем значение в регистре DCR, которое в этом случае должно быть 4095.

После сброса счетчик CNTR начинает счет от 0. Когда случается переполнение суммирующего счетчика (событие OVF), предварительно загруженное значение в дежурном цикле передается в регистр DCR (Duty Cycle Register) и устанавливается высокий уровень сигналов PWMx. Когда значение суммирующего счетчика станет соответствовать значению в регистре DCR, сигналы PWMx устанавливаются в низкий уровень. Формирование сигналов на выводах PWMx происходит, когда содержимое регистра DCRх будет больше содержимого регистра ATR (Auto-Reload Register) (рис. 5).

Биты управления инвертированием полярности имеются для всех четырех сигналов PWMx (рис. 4). Инверсия синхронизирована с переполнением счетчика, если в регистре TRANCR (Transfer Control Register) установлен бит TRAN (значение после сброса) (рис. 6).

Примечание: чтобы получить максимальное значение скважности в цикле для PWMx (решение = 1 / (4096 - ATR)), содержимое регистра ATR должно быть равно 0. С этим максимальным решением 0 % и 100 % могут быть использованы изменения полярности (рис. 5 и 6).

Рис. 4. Диаграмма инверсии PWM

Примечание: чтобы получить максимальное значение скважности в цикле для PWMx (решение = 1 / (4096 - ATR)), содержимое регистра ATR должно быть равно 0. С этим максимальным решением 0 % и 100 % могут быть использованы изменения полярности (рис. 5 и 6).