4.2. Синхронизация микропроцессора вм86 и демультиплексирование шин.

В отличие от ВМ80 в рассматриваемом МП для синхронизации используется не две, а одна тактовая последовательность. В комплекте с ВМ86 применяется БИС (ГТИ) типа К1810ГФ84. Схема ГТИ представлена на рис.4.5. В качестве задающего генератора обычно используется внутренний генератор G, работающий с кристаллом кварца, подключенного ко входам Х1 и Х2. Вместо кварца возможно подключение LC контура ко входу TANK через разделительный конденсатор. Задающим также может служить внешний генератор импульсов, подключенный на вход EFI. Вход используется для выбора задающего генератора соответствует внутреннему, авнешнему генератору. Тактовые импульсы подаются на выход CLK; их частота равна 5 мГц и образуется делением частоты задающего генератора на 3 (F_ЗГ = 15 мГц).

Рис.4.5. Схема генератора тактовых импульсов К1810ГФ84

Вход CSYNC используется в системе, где необходимы два или более ГТИ, работающие синхронно. Для синхронизации внешних устройств, работающих на пониженной частоте, ГТИ вырабатывает на выходе PCLK импульсы с частотой вдвое ниже, чем на выходе CLK. Кроме того, на выход OSC подается синусоидальное напряжение кварцевого генератора, которое может использоваться для контроля работы задающего генератора или для других целей. ГТИ формирует также управляющие сигналы RESET (сброс) и READY (готов). Сигнал RESET длительностью 50 мкс осуществляет начальную установку микропроцессора. Этот сигнал формируется в ГТИ из внешнего сигнала RES с помощью триггера Шмитта, обеспечивающего крутой фронт сигнала, и D-триггера, осуществляющего его временную привязку к тактовым импульсам.

После поступления сигнала RESET микропроцессор прекращает работу и останавливается в режиме ожидания до окончания этого импульса. Затем начинается процесс инициализации МП, который длится 10 тактов и заключается в обнулении сегментных регистров DS, SS и ES, регистра флагов F и указателя команд IP, а также в установке значения FFFF в регистре программного сегмента CS.

Сигнал READY управляет режимом ожидания МП и позволяет обеспечить сопряжения во времени работы МП с работой внешних устройств, имеющих меньшее быстродействие. В ГТИ сигнал READY формируется триггером синхронизации готовности, который по входам RDY1, AEN1* и RDY2, AEN2* управляется от двух внешних устройств системы. Входы RDY1 и RDY2 определяют готовность этих устройств, а на входы AEN1* и AEN2* подаются сигналы разрешения анализа соответствующих сигналов готовности.

Если быстродействие всех внешних устройств системы согласовано с быстродействием МП и нет необходимости в режиме ожидания, то входы разрешения анализа заземляются. При этом сигнал READY вырабатывается схемой синхронизации CLK.

Процесс синхронизации работы МП показан на рис.4.6. Каждый цикл работы МП занимает, по крайней мере, четыре такта ГТИ: Т1, Т2, Т3, Т4.

В течение Т1 на выводы процессора AD19 – AD0 выставляется адрес. За время Т2 процессор готовится к передаче данных, которая осуществляется в течение Т3 и Т4. В случае разницы в быстродействии процессора и внешних устройств, когда внешнее устройство не готово к обмену, процессор переходит в режим ожидания готовности (TW) между тактами Т3 и Т4.

Особенностью ВМ86 является мультиплексирование части шины адреса и ШД. Одни и те же выводы AD15 – AD0 используются сначала для выдачи адреса, а затем для передачи данных (рис.4.7). Поэтому любая микроЭВМ на базе ВМ86 содержит фиксатор адреса, позволяющий выделить и запомнить адресную информацию. Для указания момента времени, соответствующего наличию адреса на выводах AD15 – AD0, МП генерирует сигнал на выходе ALE (разрешение адреса), который стробирует запись информации в фиксатор. В качестве фиксатора используется микросхема КР580ИР82 содержащая 8 триггеров типа «защелка». Запись информации в триггеры осуществляется по входу ОЕ* (разрешение выхода). В качестве сигнала СТВ используется сигнал ALE, формируемый МП в такте Т1. При ОЕ* = 1 выходы фиксатора устанавливаются в высокоимпедансное состояние.

TW

Рис. 4.6. Временной цикл работы МП ВМ86

Рис. 4.7. Схема подключения процессора ВМ86 к системным шинам