Явление рисков в комбинационных узлах.
τзависит от температуры, от расположения в микросхеме, влажности, давления…
t з min < t з< t з max
До сих пор логические элементы мы рассматривали как элементы, обладающие бесконечным быстродействием, т.е. задержка = 0 (это модель 1).
Реально элементы имеют конечное значение задержки, поэтому модель логического элемента должна быть представлена следующим образом (2, где τ– задержка элемента).
ЛЭ – логическая функция элемента
tзилиτзависит от многих параметров (ранее описанных).
Значение tз может изменяться и во времени. Оно имеет значение отtз minдоtз max;
tз max– паспортное значение на выпускаемый элемент
tз min- для элементов не гарантировано.(tз min=tз max/1,5 – примерно из практики)
Из-за разброса tззначений у реальных логических элементов возникает так называемыериски, статические и динамические. Рискивозникаютпри смене входных переменных с одной комбинации на другую. При этом если на обеих комбинациях на выходе должно быть одно и тоже , то может возникнуть статический риск, что проявляется в появлении кратковременного ложного значения между двумя правильными – это статический риск.
Пусть узел реализует f(x1 ) и существует 2 набора значений переменных δ1и δ2, таких чтоf( δ1 ) =f(δ2 ) , тогда если при смене набора δ1на δ2 на выходе схемы появляется значение, отличное отf(δ1 ) , то говорят что в схеме имеет место статический риск.
Статические риски бывают:
статический риск в «1»
статический риск в «0»
t1– момент смены набора δ1на δ2
Пример:
tз1> tз2
tз3 = 0
если t31<=t32, то статический риск отсутствует (статический риск в «1»)
Если на двух наборах функция имеет разное значение и переход от одного значения ко второму осуществляется не за 1 шаг, то это динамический риск.
Пусть существует f(x1) и два набора δ1и δ2, такие чтоf( δ1 ) ≠f(δ2 ) , если при замене входного набора δ1на δ2на выходе схемы получают следующую последовательность
f( δ1 )f(δ2 )f(δ1 )f(δ2 ) , то говорят что в схеме имеет место динамический риск. Существует динамический риск при переключении 0 1и динамический риск 1 0.
F = (⌐x1x2 v x1x3) (⌐x1x4 v x5)
tз1< tз2< tз3
tз4= tз5 = tз6 = 0
- Теория автоматов. Уровни представления эвм.
- Операционные элементы. (оэ)
- Процессор гса:
- Достоинства и недостатки.
- Операционное устройство для выполнения операций алгебраического сложения двоичных чисел.
- Суммирование при использовании прямого кодирования.
- Суммирование чисел при использовании обратного кода.
- Дополнительный код.
- Модифицированный код.
- Пример суммирования.
- Конечные автоматы.
- Теория конечных автоматов
- Способы задания функций переходов.
- Автоматы ( с выходным преобразователем)
- Способы задания автоматов
- Способы задания автомата Миля
- Преобразование автоматов из Миля в Мура и обратно Понятие эквивалентности автоматов
- Преобразование Мура в Миля
- Техника преобразований.
- Обратный переход. Построение Мура для заданного Миля.
- Частичные или не полностью определенные автоматы.
- Синтез конечных автоматов.
- Абстрактный синтез конечных автоматов.
- Построение дерева входных последовательностей.
- Структурный этап синтеза автоматов.
- Основные этапы структурного синтеза.
- Типы памяти.
- Основные типы триггеров.
- Пример структурного синтеза синхронного автомата.
- `Временная диаграмма.
- Этап минимизации автомата при абстрактном синтезе. Минимизация полностью определенного автомата.
- Алгоритмы минимизации на основе треугольной матрицы.
- Минимизация числа состояний частичного автомата.
- Минимизация частичного автомата.
- Абстрактный этап синтеза конечного автомат. (неканонический метод).
- Алгоритм перехода от граф схемы микропрограммы к автомату Мура.
- Учет взаимодействия проекционного и управляющего автоматов. Алгоритм получения.
- Алгоритм получения частичного автомата.
- Множество входных значений.
- Кодирование состояний синхронного автомата.
- Кодирование соседними кодами.
- Минимизация числа переключений элементов памяти.
- Универсальный способ кодирования (для синхронного автомата).
- Автомат с дешифратором.
- Асинхронные автоматы.
- Этапы синтеза асинхронного автомата.
- Реализация асинхронного rs триггера на логических элементах.
- Установочные входы в триггерах.
- Синхронные элементы памяти.
- Требования, предъявляемые к синхросигналу.
- Синтез синхронного rs триггера.
- Синтез триггера с задержкой.Реализация асинхронного t триггера.
- Исключение состязаний элементов памяти в синхронных автоматах.
- Структура автоматов на плм и пзу.
- Явление рисков в комбинационных узлах.
- Исключение влияние рисков.
- Построение схем без риска.
- Алгоритм построения схемы без рисков по днф.
- Алгоритм построения схемы без риска.
- Автоматы, языки и грамматики.
- Задача распознавания цепочек языка.
- Классификация грамматик по Хомскому.
- Примеры построения грамматик.
- Грамматика для выполнения арифметических операций.
- Соответствие конечных автоматов и автоматных грамматик.
- Этапы для заданной автоматной грамматики.
- Этапы для заданной автоматной грамматики.
- Недетерминированные конечные автоматы.
- Преобразование недетерминированного автомата в детерминированный.
- Преобразование некоторых типов грамматики к автоматному ввиду.
- Алгоритм получения правил, не содержащих правил вывода нетерминальных символов.
- Построение распознавателей и преобразователей.
- Построение распознавателей.
- Алгоритм построения преобразователя.