1.10 Определение среднего времени распространения логического сигнала

1.10.1 Определение среднего времени задержки распространения сигнала D осуществите, собрав схему рисунка 1.11. Для этого выберите микросхему, содержащую не мене 3^х логических элементов.

Рисунок 1.11 - Схема измерения среднего времени задержки распространения сигнала

Устройство на 3^х логических элементах с обратной связью будет генерировать непрерывную последовательность логических сигналов с периодом Т и скажностью, равной 2, за счет фазового сдвига выходного сигнала схемы относительно входного, обусловленного временем задержки распространения сигнала и трехкратным переворотом фазы сигнала инверторами.

Среднее время задержки распространения сигнала D одного элемента схемы рассчитывается по формуле:

,

где: T- период генерируемых сигналов;

t₀₁ - среднее время задержки одного логического элемента при переходе из состояния 0 в состояние 1;

t₁₀ - среднее время задержки одного логического элемента при переходе из состояния 1 в состояние 0.

Примечание - Если полоса пропускания усилителя Y осциллографа меньше 50 мГц, то на экране осциллографа будет наблюдаться периодический сигнал, близкий по форме к гармоническому сигналу.