41 Архитектура risc – ядра arm7 16/32 разрядных микроконтроллеров.

Ядра ARM7 применяются во многих микроконтроллерах.

Эта архитектура построена по принципу Load and store –загрузка-сохранение LDR,STR.

LDR – из памяти в регистр R←М

STR – сохранение в памяти RM

Я дро ARM имеет 15 регистров 32 разряда (R0÷R15). Все операции выполняются внутри процессора, а конечные результаты сохраняются в памяти. Ядро ARM содержит аппаратный сдвигатель MAC для циклических сдвигов и содержит 3-х ступенчатый конвеер. (выборка, декодер, выполнение).

Благодаря конвееру если программа не имеет ветвлений, то в среднем за каждый такт выполняется 1 команда.

Недостаток любого конвеера: если есть ветвления, необходимо сбрасывать конвеер. Если в программе много ветвлений, то конвеер не повышает быстродействие.

Традиц стр-ра команды: код операции – адрес

Стр-ра команды для ARM условие-код операции-адрес

Н овая структура команды повышает эффективность конвеера. Но все команды теперь являются условными. Если в префиксе записывается AL – то без условия.

Ядро ARM ещё содержит ALU -аппарат. лог. устр-во.

MAC –аппаратный умножитель с накоплением

Устр. CDB – устр-во цикл. Сдвига

R0…R12 – регистры общего назначения

R13 – указатель стека

R14(LR) – регистр связи с подпрограммой

R15(PC)- прогр. Счётчик

CPSR – регистр состояния

SPSR – буферный регистр, который сохр. содержимое CPSR при изменении режима процессора.

VIC – контр. прерывания

Высокоскоростная шина на 60 Гц.

Мост соединяет высокоскоростную шину и интерфейсные устройства. Для того, чтобы не перегруж. высокоскор. Шину есть локальная шина. Она соед. С оперативной памятью и Flash памятью. Для ускорения доступа к Flash она разделена на 2 банка. MAM управляет расслоением памяти.

PWMO –ШИМ

SPI, I2C – 4-х и 2-х пров. послед. интерфейс

UART0;UART1;GPIO – послед интерфейс стандарты RS232

LR- Link Reg. – регистр связи (хранит адрес возврата из подпрограммы).

Указатель стека позволяет организовать вложенность программы.