35. Гарвардская архитектура восьмиразрядных микроконтроллеров pic.
А рхитектурой вычислительного устройства называют совокупность свойств и характеристик, определяющих модель вычислительного устройства с точки зрения пользователя. Архитектура ВУ включает в себя его внутреннюю структуру и систему команд. Гарвардская архитектура означает разделение памяти на память программ и память данных, которые имеют свое адресное пространство. Высокая скорость выполнения команд в PIC-контроллерах достигается за счет использования двухшинной гарвардской архитектуры вместо традиционной одношинной фон-неймановской. Гарвардская архитектура основывается на наборе регистров с разделенными шинами и адресными пространствами для команд и данных. Все ресурсы микроконтроллера, такие как порты ввода/вывода, ячейки памяти и таймер, представляют собой физически реализованные аппаратные регистры. Микроконтроллеры PIC содержат RISC-процессор с симметричной системой команд, позволяющей выполнять операции с любым регистром, используя произвольный метод адресации. Пользователь может сохранять результат операции в самом регистре-аккумуляторе или во втором регистре, используемом для операции. Благодаря гарвардской архитектуре процессор одновременно с доступом к слову команды может обращаться к данным. Центральный процессор микроконтроллера содержит программный счетчик (РС), мультиплексор адресов (МА), арифметико-логическое устройство (АЛУ), регистр команд (РК), устройство декодирования команд, аккумулятор WREG (рабочий регистр W). Внутренняя память представлена ОЗУ данных, ППЗУ программ и стеком двух уровней. Микросхема содержит тактовый генератор, таймеры, в том числе Т0, порты А, В, С, ввода-вывода, схему сброса, схему прерываний и др. Структура команды включает код операции и адресную часть. Адресная часть указывает на операнды, кот. могут быть константами или переменными, для кот. указывается адрес. Команда выполняется за 4 тактовых периода: декодирование, выборка аргумента, выполнение операции, сохранение аргумента. Логические и арифметические команды оперируют с рабочим регистром WREG и одним аргументом. Система команд МК содержит мин набор необходимых при программировании операций. Таймеры МК допускают режим таймера и режим счетчика внешних импульсов. Микроконтроллер имеет аппаратные модули, которые работают без участия центрального процессора: АЦП, компараторы, средства последовательного интерфейса и др.
- Структура и принцип действия микропроцессора классической архитектуры
- 2. Выполнение процессором командного цикла.
- Машинный и командный цикл cisc микропроцессора
- 4. Структура команд. Способы адресации. Длинное командное слово
- 5 . Организация подпрограмм и использование стековой области памяти.
- 6.Аппаратные средства интрфейса.
- 7.Програмные средства интерфейса для управления электроприводами
- 8. Параллельный и последовательный интерфейс. Области применения
- 9. Принцип действия программируемого таймера.
- 10. Ввод и вывод информации с применением программируемого контроллера прерываний.
- 11.Работа вычислительного устройства в режиме прямого доступа к памяти.
- 12. Программная реализация интервалов времени.
- 13 Аппаратная реализация интервалов времени
- 14. Микросхемы памяти, их основные характеристики и классификация
- 15. Функциональная схема устройства оперативной памяти
- 16. Постоянные запоминающие устройства, их типы и области применения.
- 17. Применение пзу в качестве функционального преобразователя (фп).
- 18.Цифро-аналоговое преобразование.
- 19.Аналого-цифровое преобразование.
- 23. Микроконтроллер, его функциональная схема и применение в системе управления электроприводом
- 24. Влияние времени выполнения программы микроконтроллером на запас устойчивости замкнутой системы.
- 25. Микроконтроллер как динамическое звено.
- 26. Выбор числа разрядов слова данных по требуемой точности системы управления.
- 27. Рекурсивные и нерекурсивные цифровые фильтры, их передаточные функции и структурные схемы. Алгоритм и программа цифрового фильтра.
- 28. Цифровое дифференцирование и интегрирование.
- 31. Паралельная обработка информации. Классификация вычислительных систем с параллельной обработкой информации.
- 32. Процессоры с сокращенным набором команд (risc) и с полным набором команд (cisc). Примеры.
- 33. Гарвардская и разнесенная архитектуры микропроцессоров. Примеры.
- 35. Гарвардская архитектура восьмиразрядных микроконтроллеров pic.
- 36. Функциональная схема микроконтроллера msp430 и назначение входящих в него устройств.
- 37. Функциональная схема микроконтроллера pic16 и назначение входящих в него устройств.
- 38. Система команд микроконтроллера msp430. Пример составления программы.
- 39 .Система команд микроконтроллеров архитектуры adsp-bf. Пример составления программы
- 40Режимы энергопотребления микроконтроллеров.Примеры
- 41 Архитектура risc – ядра arm7 16/32 разрядных микроконтроллеров.
- 42. Система команд микроконтроллеров arm7. Пример составления программы.
- 43. Способы повышения эффективности использования конвейера.
- 45. Структура ядра adsp-bf и его регистры.
- 46. Алгоритм расчета сигнала управления в замкнутой системе.
- 47. Преобразование унитарного кода импульсного датчика в двоичный код положения с использованием устройства захвата сравнения.
- 48. Преобразование унитарного кода импульсного датчика в двоичный код положения с использованием таймера счетчика
- 49. Преобразование унитарного кода импульсного датчика в двоичный код скорости при постоянстве интервала времени.
- 50. Преобразование унитарного кода импульсного датчика в двоичный код скорости при постоянстве интервала перемещения.
- 51. Применение программируемого таймера в системах управления эп.
- 52. Применение программируемого таймера в системах управления эп.
- 53. Использование нечеткой логики для синтеза управления. Лингвист. Переменные.
- 54 Алгоритм нечеткого управления
- 55. Структура и принцип действия искусственного нейрона. Соединение в сеть
- 56. Применение искусственной нейронной сети в качестве устройства управления.