43. Способы повышения эффективности использования конвейера.
Ядро ARM7 содержит аппаратный умножитель MAC и содержит трёхступенчатый конвейер: выборка, декодирование, выполнение. Если нет ветвлений в программе, благодаря конвейеру, за каждый такт выполняется одна команда.
Существует традиционная структура команды: КОП-АДР
Структура команды для ARM: Условие-КОП-АДР.
Новая структура повышает эффективность использования конвейера, но все команды теперь являются условными
44. Архитектура микроконтроллеров ADSP-BF и общая характеристика системы команд.Микросхема содержит статическую память, процессорное ядро и ряд периферийных устройств, в том числе контроллер прямого доступа к памяти (DMA).Ядро имеет RISC-архитектуру для одного потока команд и множества потоков данных. Благодаря этому микросхема имеет мультимедийные возможности.
Микросхема содержит следующие периферийные устройства:
- контроллер событий;
- контроллер ПДП (DMA);
- параллельный периферийный интерфейс PPI;
- последовательные порты SPORTS;
- последовательный периферийный интерфейс SPI;
- таймеры общего назначения T;
- универсальный асинхронный приемопередатчик (УАП или Universal Asynchronous Receiver Transmitter);
- таймер реального времени Real-Time Clock (RTC);
- сторожевой таймер WT;
- программируемые флаги общего назначения (I/O). Периферийные устройства соединены с ядром посредством широкополосной шины. Все устройства (кроме таймера, RTC и I/O) поддерживаются DMA.Контроллер событий (КС) состоит: из КС ядра (CEC) и контр. прерываний системы (SIC). Контроллер DMA поддерживает автоматическую передачу данных с минимальной нагрузкой ядра. Устройство интерфейса внешней шины (External Bus Interface Unit) состоит из контроллера SDRAM и контроллера асинхронной памяти. Процессорное ядро содержит два 16 битных умножителя, два 40 битных аккумулятора, 40 битный АЛУ, четыре 8 битных видео-АЛУ и 40 битный сдвигатель. Регистровый файл процессора содержит восемь 32 битовых регистров.
Общая характеристика команд:
-Allreg определяет любой из регистров: R[7:0], P[5:0], SP, FP, I[3:0], M[3:0], A0.X, RETS, RETI, RETN, RETE, LC[1:0], USP и другие;- DIVS, DIVQ – операции деления со знаком и бес; - MAX, MIN – операции определения наибольшего и наименьшего из значений в регистрах-источниках;- ABS – абсолютное значение старшей и младшей частей 32 разрядного регистра;
- RND – округление полуслова
- Структура и принцип действия микропроцессора классической архитектуры
- 2. Выполнение процессором командного цикла.
- Машинный и командный цикл cisc микропроцессора
- 4. Структура команд. Способы адресации. Длинное командное слово
- 5 . Организация подпрограмм и использование стековой области памяти.
- 6.Аппаратные средства интрфейса.
- 7.Програмные средства интерфейса для управления электроприводами
- 8. Параллельный и последовательный интерфейс. Области применения
- 9. Принцип действия программируемого таймера.
- 10. Ввод и вывод информации с применением программируемого контроллера прерываний.
- 11.Работа вычислительного устройства в режиме прямого доступа к памяти.
- 12. Программная реализация интервалов времени.
- 13 Аппаратная реализация интервалов времени
- 14. Микросхемы памяти, их основные характеристики и классификация
- 15. Функциональная схема устройства оперативной памяти
- 16. Постоянные запоминающие устройства, их типы и области применения.
- 17. Применение пзу в качестве функционального преобразователя (фп).
- 18.Цифро-аналоговое преобразование.
- 19.Аналого-цифровое преобразование.
- 23. Микроконтроллер, его функциональная схема и применение в системе управления электроприводом
- 24. Влияние времени выполнения программы микроконтроллером на запас устойчивости замкнутой системы.
- 25. Микроконтроллер как динамическое звено.
- 26. Выбор числа разрядов слова данных по требуемой точности системы управления.
- 27. Рекурсивные и нерекурсивные цифровые фильтры, их передаточные функции и структурные схемы. Алгоритм и программа цифрового фильтра.
- 28. Цифровое дифференцирование и интегрирование.
- 31. Паралельная обработка информации. Классификация вычислительных систем с параллельной обработкой информации.
- 32. Процессоры с сокращенным набором команд (risc) и с полным набором команд (cisc). Примеры.
- 33. Гарвардская и разнесенная архитектуры микропроцессоров. Примеры.
- 35. Гарвардская архитектура восьмиразрядных микроконтроллеров pic.
- 36. Функциональная схема микроконтроллера msp430 и назначение входящих в него устройств.
- 37. Функциональная схема микроконтроллера pic16 и назначение входящих в него устройств.
- 38. Система команд микроконтроллера msp430. Пример составления программы.
- 39 .Система команд микроконтроллеров архитектуры adsp-bf. Пример составления программы
- 40Режимы энергопотребления микроконтроллеров.Примеры
- 41 Архитектура risc – ядра arm7 16/32 разрядных микроконтроллеров.
- 42. Система команд микроконтроллеров arm7. Пример составления программы.
- 43. Способы повышения эффективности использования конвейера.
- 45. Структура ядра adsp-bf и его регистры.
- 46. Алгоритм расчета сигнала управления в замкнутой системе.
- 47. Преобразование унитарного кода импульсного датчика в двоичный код положения с использованием устройства захвата сравнения.
- 48. Преобразование унитарного кода импульсного датчика в двоичный код положения с использованием таймера счетчика
- 49. Преобразование унитарного кода импульсного датчика в двоичный код скорости при постоянстве интервала времени.
- 50. Преобразование унитарного кода импульсного датчика в двоичный код скорости при постоянстве интервала перемещения.
- 51. Применение программируемого таймера в системах управления эп.
- 52. Применение программируемого таймера в системах управления эп.
- 53. Использование нечеткой логики для синтеза управления. Лингвист. Переменные.
- 54 Алгоритм нечеткого управления
- 55. Структура и принцип действия искусственного нейрона. Соединение в сеть
- 56. Применение искусственной нейронной сети в качестве устройства управления.