2.3 Сумматоры

Сумматоры предназначены для выполнения арифметических и логических операций над числами, представленными в двоичном, двоично-десятичном и других кодах. Различают одноразрядные и многоразрядные, последовательные и параллельные сумматоры. В цифровых схемах применяются одноразрядные сумматоры на два (полусумматор) и на три входа (полный одноразрядный сумматор). Логические функции, реализуемые полусумматором:

S=A+B,

P=AB ,

где: S - сумма;

A, B - входы слагаемых;

P - выход разряда переноса.

Логические функции, реализуемые полным сумматором:

S=A+B+C,

P=AB+AC+BC,

где: С - вход переноса для подключения сигнала переноса с сумматора предыдущего разряда.

Полные сумматоры можно объединять в параллельные многоразрядные сумматоры. На рисунке 2.9 приведена схема двухразрядного сумматора ИС типа SN7482.

Положительным свойством такой реализации является отсутствие инверсных входов, что позволяет на небольшом числе выводов ИС увеличить ее функциональную сложность. Задержка формирования суммы при этом равна 2_ср, где _ср – среднее время задержки одного логического элемента. На рисунке 2.10 приведено обозначение полного четырехразрядного сумматора - ИС типа К155ИМ3.

Рисунок 2.10 – Условно - графическое обозначение четырехразрядного сумматора К155ИМЗ