Блок-схема алу

Блок-схема АЛУ представлена на рис. 10.2.

АЛУ разрядностью 16 бит имеет два 16-битовых порта ввода - Х и Y, и один порт вывода - R. АЛУ принимает сигнал переноса (CI), который является битом переноса из арифметического регистра состояния (ASTAT). В АЛУ генерируется 6 сигналов состояния: состояние-ноль (AZ), отрицания (AN), переноса (АС), переполнения (AV), ввода знака через порт Х (AS) и состояние частного (AQ). Все сигналы арифметического состояния фиксируются в арифметическом регистре состояний (ASTAT) в конце цикла.

Порт ввода Х АЛУ может принимать данные из двух источников: регистров АХ или шины результатов (Р-шина). Р-шина соединяет регистры вывода всех вычислительных устройств, позволяя использовать их как операнды ввода. Имеется два регистра АХ: АХО и АХ1. Считывание из этих регистров и запись в них может производиться с шины ДПД. В наборе команд предусматривается также считывание этих регистров на шину ДПП, но в данном случае нет прямого соединения; в этой операции используется устройство обмена данными между шинами ДПП и ДПД. Два выхода регистров АХ позволяют осуществлять ввод с | одного регистра в АЛУ, в то время как другой передает данные на шину ДПД. ^f

Порт ввода Y АЛУ также может принимать данные из двух источников:регистров AY и регистра обратной связи АР АЛУ. Имеется два регистра AY: AYO и AY1. Считывание из этих регистров и запись в них производится с шины ДПД, запись может также производится из шины ДПП. В наборе команд предусматривается считывание из этих регистров на шину ДПП, но в данном случае нет прямого соединения; в этой операции используется устройство обмена данными между шинами ДПП и ДПД. Два выхода регистров AY могут обеспечить ввод данных в АЛУ одновременно с передачей данных на шину ДПД.

Выходные данные АЛУ загружаются либо в регистр обратной связи АЛУ (AF), либо в регистр результатов АЛУ (AR). Регистр AF является внутренним регистром АЛУ и позволяет использовать результат АЛУ прямо в качестве входного значения для порта Y АЛУ. Регистр AR может передавать данные как на шину ДПД, так и на шину результатов. Этот регистр может прямо загружаться с шины ДПД. В наборе команд предусматривается также считывание с AR на шину ДПП, но в данном случае нет прямого соединения; для этой операции используется устройство обмена данными между шинами ДПП и ДПД.

В любой из регистров, связанных с АЛУ, может производиться запись/ считывание в течение одного и того же цикла. Считывание с регистров производится в начале цикла, а запись в регистры - в конце цикла. Следовательно, при считывании из регистра считывается значение, загруженное в этот регистр в конце предшествовавшего цикла. Новое значение, записанное в регистр, не может быть считано до начала последующего цикла. Это позволяет регистрам ввода АЛУ обеспечивать АЛУ операндом в начале цикла и обновляться следующим операндом из памяти в конце того же цикла. Это также позволяет сохранять содержимое регистра результатов в памяти и обновлять этот регистр новым значением результата в течение одного и того же цикла.

Рис. 10.2 Блок-схема АЛУ

В АЛУ содержится двойной ряд регистров, которые показаны на рис. 10.2 за основными регистрами. В действительности имеется два набора регистров AR, AF, АХ и AY. В любой определенный момент времени доступным является только один ряд регистров. Дополнительный ряд регистров может быть активизирован для чрезвычайно быстрого контекстного переключения (например, во время подпрограммы обслуживания прерывания). В таком случае новая задача (т.е. обслуживание прерывания в примере) может быть выполнена без передачи текущих состояний в ЗУ.

Выбор основного или альтернативного ряда регистров управляется битом 0 в регистре состояния режима процессора (MSTAT). Если этот бит принимает значение 0, выбирается основной ряд; если он равен 1, выбирается теневой ряд регистров.