§14.3 Пояснения к некоторым командам
Мнемоническая форма записи команд наиболее удобна для запоминания и работы программиста. Однако МП «понимает» лишь команды, представленные в виде двоичных кодов.
В целях облегчения записи первый байт любой команды, содержащий код операции, может быть представлен в виде трехразрядиого восьмеричного кода, как показано, например, на рис. 14.6, а для команды пересылки MOVC, В содержимого регистра В в регистр С. Поскольку два старших разряда первого байта команды преобразуются в старший разряд восьмеричного кода, значение этого восьмеричного разряда не может превышать цифры 3g.
Для сокращения числа строк табл. 14.1 некоторые однотипные .команды объединены в группы. Так, все команды пересылки данных между регистрами объединены одним мнемоническим обозначением MOVrdrs, где га означает название регистра-приемника, a rs — название регистра-источника информации. В поле адреса регистра-источника записан условный трехразрядный двоичный код SSS, а в поле адреса регистра-приемника — условный код DDD, как показано на рис. 14.6, б. В частном случае, при пересылке содержимого регистра В в регистр С SSS == 000, а DDD =001.
Рис. 14.6. Команды пересылки данных между конкретными регистрами В и С (а) и между условными регистрами г, и г^ (б)
Рис. 14.7. Команды пересылки содержимого регистра г^ в ячейку памяти М, адрес которой хранится в регистрах Н и L (а), и содержимого ячейки памяти М в регистр г^ (б)
Ранее мы отмечали, что условная ячейка памяти М, адрес которой хранится в регистрах Н и L, имеет код 110. Если в команде пересылки этот код расположен на месте регистра-приемника (рис. 14.7, а), то выполняется команда MOVMrs, пересылки в память из регистра Гз.
Если код 110 находится на месте регистра-источника, то происходит пересылка информации из ячейки памяти М в регистр га по команде MOVrd, М (рис. 14.7, б).
Особенностью арифметических команд является то, что результат выполнения команды всегда хранится в аккумуляторе.
К числу арифметических команд относятся команды инкремента INR и декремента DCR, команды сложения и вычитания содержимого аккумулятора и регистра, команды сравнения содержимого аккумулятора А с содержимым регистра Гэ или ячейки памяти М. При выполнении операций сравнения изменяются соответствующие разряды регистра признаков. Содержимое аккумулятора при этом остается неизменным.
При выполнении логических команд результат также передается в аккумулятор. Во всех командах, предусматривающих логические сложение, умножение, суммирование по модулю 2, отрицание, действия производятся параллельно над всеми битами операндов. Так, при выполнении команды ORA М производится поразрядное логическое сложение содержимого аккумулятора и содержимого ячейки памяти М. Если до начала команды (А) = 11000010, а (М) == 11011000, то после ее выполнения содержимое аккумулятора будет 11011010.
Операции сдвига также выполняются командами логической группы. Различают две разновидности команд сдвига: сдвиг циклический и сдвиг с переносом. Примером команды первого типа служит команда RLC — сдвиг циклический влево. Она производит сдвиг содержимого аккумулятора А на один разряд влево. При этом бит младшего разряда устанавливается в состояние бита старшего разряда аккумулятора; бит признака переноса CY также устанавливается в состояние старшего разряда аккумулятора (рис. 14.8, а):
Примером команды второго типа является команда RAL — сдвиг влево с переносом. При выполнении этой команды производится сдвиг влево содержимого аккумулятора на один разряд. При этом бит пере носа устанавливается в состояние бита старшего разряда аккумулятора, а бит младшего разряда — в состояние бита переноса (рис. 14.8, б):
Рис. 14.8. Команды сдвига циклического влево (а) и сдвига влево с переносом (б)
Рис. 14.9. Условные команды перехода (а), вывода (б) и возврата (в)
Команды ветвления служат для изменения хода вычислительного процесса в соответствии с программой. Они подразделяются на безусловные и условные. Примером безусловной команды передачи управления служит команда JMP. Эта команда трехбайтная. При ее появлении в программе, происходит безусловный переход по адресу, указанному во втором и третьем байтах.
В счетчик команд заносится содержимое второго и третьего байтов, причем содержимое второго байта — в младшие разряды счетчика, а содержимое третьего байта — в старший разряд счетчика.
Дальнейшее продолжение программы происходит, начиная с адреса, указанного в счетчике PC.
Условная команда передачи управления либо осуществляет, либо не осуществляет изменение хода вычислительного процесса в зависимости от состояния одного из разрядов регистра условий. Все условные команды имеют одинаковую трехбайтную структуру, показанную на рис. 7.2L Код условия выполнения команды задается полем ССС кода операции этой команды.
Каждое условие имеет мнемоническое обозначение, которое входит в состав мнемонического обозначения команды. В табл. 14.2 приведены мнемонические обозначения
Таблица 14.2.
Обозначение признака условий Поле ССС Состояние разряда признаков для выполнения условий NZ 000 2=0 ' Z 0 0 1 Z= 1 NC 0 1 0 с==о С 0 1 1 С== 1 РО 1 0 0 Р=0 РЕ 1 0 1 р= 1 Р 1 1 0 S= 1 М 1 1 1 S== 1
Соответствие поля условных переходов и соответствующие ССС признакам условий им значения поля ССС. Мнемоническое обозначение команды получается объединением символа перехода J — (JMP) с обозначением одного из условий. Так, команда условного перехода JNZ по нулевому значению признака Z образуется объединением символа J с мнемоническим обозначением условия NZ.
Если заданное полем ССС команды условие выполняется, что проверяется по значению соответствующего разряда в регистре признаков, то управление передается команде, адрес которой в памяти определяется вторым и третьим байтами команды, т. е. содержимое второго и третьего байтов команды заносится в программный счетчик команд PC.
Если заданное полем ССС команды условие не выполняется, то ЦП переходит к выполнению следующей по порядку команды, для чего содержимое счетчика команд просто увеличивается на три единицы.
Команды безусловного и условного вызовов (CALL и CALL IF) используются для обращения к подпрограммам, расположенным вне рабочей зоны основной памяти. Мнемоническое обозначение команды условного вызова подпрограмм получается объединением символа С — (CALL) — «вызов» с одним из мнемонических обозначений признаков условий, приведенных в табл. 14.2. Например, команда условного вызова подпрограммы CZ по единичному значению признака Z образуется объединением символа С с мнемоническим обозначением условия Z так же, как это делалось для команд условного перехода.
В отличие от рассмотренных выше команд условного или безусловного перехода эти команды всегда предусматривают возможность возврата в прерванную основную программу. Для этого любая команда вызова программы прежде, чем передавать управление команде по указанному адресу, заносит в стек адрес возврата к основной программе. Содержимое старшего разряда программного счетчика (РСН) заносится в стек по адресу (SP) — 1, а младший полуадрес (PCL ) — в стек по адресу (SP) — 2. Содержимое указателя стека при этом уменьшается на две единицы:
(SP)—2-> (SP).
Если условие, заданное полем ССС, выполняется, то в дальнейшем происходит переход по адресу, записанному во втором и третьем байтах аналогично тому, как это делается при операциях условного перехода. Если же условие, заданное полем ССС, не выполняется, то ЦП переходит к выполнению следующей по порядку команды, для чего содержимое программного счетчика (PC) увеличивается на три единицы:
(РС)+3->(РС).
Любая подпрограмма всегда должна заканчиваться командой безусловного возврата RET или командой возврата по условию RET IF.
Команды условного или безусловного возвращения к выполнению основной программы передают из стека адрес очередной записанной там команды основной программы в счетчик команд (PC). При этом старший полуадрес (РСН) считывается из стека по адресу (SP) — 1, а младший полуадрес (PCL) — по адресу (SP). Содержимое указателя стека увеличивается на две единицы.
Если условие возврата, заданное полем ССС, не выполняется, то происходит переход к выполнению команды по следующему очередному адресу.
Содержимое указателя стека остается при этом неизменным.
Мнемоническое обозначение команды условного возврата получается объединением символа R — (RETURN) — «возврат» с мнемоническим обозначением одного из признаков условий, показанных в табл. 14.2. Например, команда возврата RNC по нулевому значению признака переноса (CY = 0) обозначается объединением символа R с мнемоническим обозначением признака NC.
Заметим, что команда возврата, в отличие от других команд ветвления, однобайтная, поскольку адрес возврата имеется в ячейке стековой области памяти, обращение к которой происходит по содержимому указателя стека.
Команда RST осуществляет повторный пуск МП и используется в операциях с вектором прерываний NNN. При поступлении запроса на прерывание МП необходимо сообщить начальный адрес подпрограммы, обслуживающей прерывание данного типа. Этот адрес формируется с помощью команды RST.
Команда RST — однобайтная. Ее код показан на рис. 14.10, а. При выполнении команды RST содержимое счетчика команд засылается в стек. При этом старший полуадрес последующей команды из счетчика команд (PC) переносится по адресу (SP) — 1, а младший полуадрес — в стековую область памяти по адресу (SP) — 2. Содержимое стека при этом уменьшается на две единицы.
Указанные действия обеспечивают возврат к основной программе после завершения прерывающей программы. После выполнения команды RST содержимое программного счетчика (PC) формируется от устройств на прерывание в виде шестнадцатиразрядного адреса, содержащею поле NNN, как показано на рис. 14.10, б. Этот адрес и является началом программы обслуживания прерывания данного типа.
Рис. 14.10. Формирование кода NNN команды RST:
а—команда RST; б—адрес следующей команды после выполнения команды RST; в—запросы
Трехразрядное поле NNN обеспечивает возможность формирования начальных адресов для восьми различных программ обслуживания прерываний. Например, для программы прерывания номер три, имеющей код NNN = 01 Ig = Зщ, начальный адрес сформируется в виде 0000 0000 0001 lOOOg (или 0018J. При появлении запроса ка прерывание команда RST 4юрмируется автоматически. Поэтому указанные восемь кодовых комбинаций нельзя использовать для каких-либо других целей, кроме задания начальных адресов подпрограмм обслуживания прерываний.
Формирование команды RST происходит следующим образом. При поступлении запроса на прерывание от одного из внешних устройств контроллер прерываний посылает на вход INT МП запрос на прерывание. Если прерывание разрешено, то МП ответит сигналом IN Т А подтверждения запроса прерывания. По сигналу IN Т А контроллер посылает на шину данных код NNN, который указывает номер устройства, вызвавшего прерывание. В это же время данные с шины данных вводятся в регистр команд МП. По входам шины данных, подключенным к контроллеру прерываний, в регистр команд передается код NNN. Все остальные входы шины данных находятся в отключенном состоянии, поэтому в соответствующие разряды регистра команд будут записаны единицы. В результате в регистре команд сформируется код команды, показанный на рис. 14.10, а.
Команда DAA осуществляет десятичную коррекцию аккумулятора. По этой команде к нему подсоединяется схема десятичной коррекции результата, которая восьмиразрядное двоичное число в аккумуляторе преобразует в два десятичных числа, кодированных двоично-десятичным кодом. Наличие десятичного корректора позволяет обрабатывать двоично-десятичные числа. Для этого после каждой арифметической команды посылается команда коррекции DAA. Под ее воздействием результат двоичной команды может рассматриваться как результат десятичной арифметики.
Команды ввода IN и вывода OUT используются для взаимодействия МП с внешними устройствами. Обе команды являются двухбайтными. По команде IN информация из порта ввода по шинам данных передается в аккумулятор. По команде OUT происходит обратная передача данных из аккумулятора в устройство вывода. Адрес устройств ввода—вывода определяется содержимым второго байта команд (в табл. 14.1 указан как НОМ).
Каждый МП имеет ряд команд, которые не передают и не обрабатывают информацию, а используются лишь для управления работой МП. К таким командам относится, например, команда останова HLT. При ее появлении текущая программа останавливается до тех пор, пока не появится запрос на прерывание. При поступлении запроса на прерывание, если оно разрешено, МП переходит к выполнению первой команды программы, обслуживающей данное прерывание. Разрешение или запрет прерывания можно осуществить программным путем. Если, например, в программе появляется команда DI (запрет прерывания), то МП игнорирует запросы на прерывание до тех пор, пока в программе не появится команда EI (прерывание разрешено).
Если после подачи команды DI (прерывание запрещено) поступит команда HLT, то МП должен остановиться, пока не поступит запрос на прерывание. Однако вследствие того, что прерывание запрещено, запрос на прерывание проигнорируется. МП может быть пущен вновь только сигналом RESET (сброс). При этом счетчик команд обнуляется и выполнение команды начинается сначала. Следует иметь в виду, что при подаче сигнала RESET сброс триггеров регистра признаков не происходит и они остаются в том состоянии, в котором их застал сигнал сброса.
- Цифровые эвм
- §1.2 Структуры типичных микроЭвм
- §1.3 Архитектура микро- и мини – эвм
- §1.4 Архитектура эвм
- §1.5 Ортогональность архитектуры микропроцессоров.
- §2. Микропрограммные устройства управления §2.1 Структура микропрограммных устройств
- §2.2 Способы записи микропрограмм
- 1) Гса должна содержать одну начальную, одну конечную вершину и конечное множество операторных и условных вершин;
- 2) Каждый выход гса соединяется только с одним входом;
- 3) Входы и выходы различных вершин соединяются дугами, направленными от выхода к входу;
- 4) Для любой вершины гса существует, по крайней мере, один путь из этой вершины к конечной вершине, проходящей через операторные и условные вершины в направлении соединяющих их дуг;
- §2.3 Микропрограммный принцип управления операциями
- 1) Определение формата операционной части мк;
- 2) Синтез формата адресной части мк;
- 3) Синтез структурной схемы автомата;
- 4) Построение карты программирования пзу или плм.
- §2.4 Синтез мпа с использованием “жёсткой” логики
- 2. Прибавить к содержимому сумматора первое частичное произведение.
- 3. К содержимому сумматора прибавить сдвинутое на разряд вправо второе частичное произведение.
- 4. Далее аналогично прибавить третье, четвертое и последующие частичные произведения.
- §2.5 Выбор схемы операционного устройства
- 1) Два регистра (регистр множимого rg2 и регистр множителя rg1);
- 2) Сумматор (5м);
- 3) Счетчик (ст) для подсчета числа суммирований. На рис. 2.9 показаны обозначения этих узлов на схемах.
- §3. Запоминающие устройства §3.1 Запоминающие устройства и их назначение
- §3.2Классификация и основные характеристики полупроводниковых зу
- §3.3 Статические озу
- §3.4 Динамические озу
- §3.5 Память на пзс
- §3.7 Функциональные схемы озу
- §3.8 Функциональные схемы пзу и ппзу
- §3.9 Организация многокристальной памяти
- §3.10 Программирование пзу
- §3.11 Программируемые логические матрицы
- §4. Процессоры и микропроцессоры §4.1Классификация микропроцессоров
- §5.Сравнение архитектур микропроцессоров
- §5.1 Архитектуры микропроцессоров.
- §5.2 Ортогональность архитектуры микропроцессоров.
- §5.3 Основные принципы построения устройств обработки цифровой информации
- Существует два основных типа управляющих автоматов:
- 1) Управляющий автомат с жесткой логикой.
- 2) Управляющий автомат с хранимой в памяти логикой.
- §5.4 Принципы организации арифметико – логических устройств.
- §5.5 Классификация алу
- 1) Для чисел с фиксированной запятой;
- 2) Для чисел с плавающей запятой;
- 3) Для десятичных чисел.
- §5.6 Структура и формат команд. Кодирование команд.
- 1) Команды арифметических операций для чисел с фиксированной и плавающей запятой;
- §6.Проектирование микро - эвм
- §6.1.Функциональные блоки и организация управления в микро - эвм §6.1.1Общие сведения
- §6.1.2. Структура операционного устройства
- §6.1.3. Структура устройства управления
- 1. Безусловный переход из адреса Ai по адресу Aj определенному одним из способов адресации (рис. 6.7,а).
- Однокристальные эвм §7.Описание микроконтроллеров 8051, 8052 и 80c51 §7.1 Вступление
- §7.2Специальные функциональные регистры
- §7.3 Структура и работа портов
- §7.3.1 Конфигурации ввода-вывода
- §7.3.2 Запись в порт
- §7.3.3 Загрузка и согласование портов.
- §7.3.4 Особенность чтения-модификации-записи
- §7.4.Доступ к внешней памяти
- §7.5 Таймер/счетчик
- Таймер 0 и Таймер 1
- Режим 0 (mode 0)
- М1 м0 Режим
- §7.5 Последовательный интерфейс
- §7.5.1 Многопроцессорные связи
- §7.5.2 Управляющий регистр последовательного порта
- §7.5.4 Скорость приема/передачи
- §7.5.5Использование таймера 1 для задания скорости приема/передачи
- Дополнительные сведения о режиме 0
- Дополнительные сведения о режиме 1
- Дополнительные сведения о режимах 2 и 3
- Прерывания
- §7.6 Структура уровней приоритета
- Перехват прерываний
- Внешние прерывания
- Время отклика
- Одношаговые операции
- Версии микросхем с сппзу
- Две схемы блокировки программной памяти
- Защита пзу
- Внутричиповые осцилляторы
- Осцилляторах mcs-51
- Внутренняя синхронизация
- §8.1.Введение
- §8.2. Обзор характеристик
- Отличия pic16c84 от pic16c5x
- Mаркировка при заказе
- Разводка ножек
- Прямая адресация.
- Проблемы с таймером
- Регистр статуса
- Программные флаги статуса
- Аппаратные флаги статуса
- Организация встроенного пзу
- Pc и адресация пзу
- Стек и возвраты из подпрограмм
- Данные в eeprom
- Управление eeprom
- Организация прерываний
- Регистр запросов и масок
- Внешнее прерывание
- Прерывание от rtcc
- Прерывание от порта rb
- Прерывание от eeprom
- Обзор регистров/портов
- 2) Прочитать порт в. Это завершит состояние сравнения.
- Проблемы с портами
- Обзор команд и обозначения
- Условия сброса
- Алгоритм сброса при вал. Питания
- Watch Dog таймер
- Типы генераторов.
- Генератор на кварцах
- Rc генератор.
- Внешнее возбуждение. Регистр option
- Подключения делителя частоты
- 1. Movlw b`xx0x0xxx` ;выбрать внутреннюю синхронизацию и новое
- Конфигурационное слово
- 01 Xt генератор
- 10 Hs генератор
- 11 Rc генератор
- Индивидуальная метка
- Защита программ от считывания
- 1) Запрограммируйте и проверьте работу исправного кристалла.
- 2) Установите защиту кода программы и считайте содержимое программной памяти в файл-эталон.
- 3) Проверяйте любой защищенный кристалл путем сравнения его программной памяти с содержимым этого эталона.
- Режим пониженного энергопотребления.
- 1. Внешний сброс - импульс низкого уровня на ножке /mclr.
- 2. Сброс при срабатывании wdt(если он разрешен)
- 3. Прерывания. (Прерывание с ножки int, прерывание при изменении порта b, прерывание при завершении записи данных eeprom).
- Максимальные значения электрических параметров
- 1. Полная рассеиваемая мощность не должна превышать 800 мВт для каждого корпуса. Рассеиваемая мощность вычисляется по следующей формуле:
- Скоростные характеристики:
- §8.3. Что такое pic ?....
- Hабор регистров pic
- Регистр косвенной адресации ind0
- Регистры общего назначения
- Сторожевой таймер wdt
- Тактовый геhератор
- Xt кварцевый резонатор
- От теории - к практике...
- Initb equ b'00000000' ; ; Рабочая секция ; ; начало исполняемого кода
- Пример программы
- Ассемблироваhие
- Программироваhие
- Набор команд pic
- Incf scratch,0 ;увеличить scratch на 1
- Iorwf dataport,1 ;установить биты в поpте b по маске w
- Iorlw 09h ;установить 0-й и 3-й биты Светодиоды покажут 00011001.
- Xorlw b'11111111' ;пpоинвеpтиpовать w Светодиоды покажут 11011111.
- Comf scratch,0 ;инвеpтиpовать scratch Светодиоды покажут 10101010.
- Специальные команды
- §9.Введение вAdsp §9.1. Обзор
- §9.2. Функциональные устройства
- §9.3. Интерфейс системы и памяти
- §9.4. Набор команд
- §9.5. Рабочие характеристики цифровых сигнальных процессоров
- §9.6. Базовая архитектура
- §9.7. Вычислительные устройства
- §9.8. Генераторы адреса и программный автомат
- §9.9. Шины
- §9.10. Другие устройства на кристалле
- §9.11. Последовательные порты
- §9.12. Таймер
- §9.13. Порт интерфейса хост-машины (adsp-2111, adsp-2171, adsp-21msp5x)
- §9.14. Порты прямого доступа к памяти (adsp-2181)
- §9.15. Аналоговый интерфейс
- §9.16. Система программно – аппаратных средств отладки процессоров семействаAdsp - 2100
- §9.17. Генераторы адреса и программный автомат
- §10Вычислительные устройства §10.1. Обзор
- Последовательности двоичных символов
- Беззнаковый формат
- Знаковые числа в дополнительном коде
- §10.2. Арифметико – логическое устройство (алу)
- Блок-схема алу
- Стандартные функции
- Регистры ввода/вывода алу
- Возможность операций с повышенной точностью
- Режим насыщения алу
- Режим фиксации переполнения алу
- Деление
- §10.3. Умножитель – накопитель (умножитель)
- Арифметические операции умножителя
- Арифметические операции устройства сдвига
- Операции умножителя-накопителя
- X*y Умножение операндов х и y
- Форматы ввода данных
- Регистры ввода/вывода умножителя-накопителя
- §10.4. Устройство циклического сдвига
- Денормализация
- Нормализация
- §11. Управление программой
- §11.1. Обзор
- §11.2. Программный автомат
- §11.3 Команды управления программой
- §11.4. Контроллер прерываний
- §11.5. Условные команды
- §12. Дополнительное аппаратное обеспечение §12.1. Обзор
- §12.2. Начальная загрузка через хост – машину с использованием процедур запроса и предоставления шины
- 1) Для перезапуска процессора семейства adsp-2100 pb8 устанавливается низким.
- §12.4. Сопряжение последовательного порта с цап
- §12.5. Сопряжение последовательного порта с ацп
- §12.6. Сопряжение последовательного порта с другим последовательным портом
- §12.7. Сопряжение микрокомпьютера 80с51 с портом интерфейса хост – машины
- §12.8. Обзор
- §13. Программное обеспечение §13.1. Процесс отладки системы
- §14. Система команд мп типа к580ик80
- §14.1 Способы адресации мп
- §14.2 Команды мп
- §14.3 Пояснения к некоторым командам
- §15. Архитектура микропроцессора z-80
- §15.1 Назначение выводов
- §15.2 Логическая организацияZ80
- Устройство управления.
- Регистры пользователя (основные регистры).
- Регистровая пара hl.
- Набор альтернативных регистров.
- Арифметико-логическое устройство (алу).
- §15.3 Система команд микропроцессора z – 80. Команды и данные.
- 3. Двухбайтовый адрес (addv).
- 4. Однобайтовая константа смещения.
- Группа команд
- Группа 1. Команда «нет операции»
- Группа 2. Команды загрузки регистра константами.
- Группа 4.Команды загрузки регистров из памяти.
- Группа 5.Команды записи в память содержимого регистра или константы.
- Группа 6.Команды сложения.
- Группа 7.Команды вычитания.
- Группа 8.Команды сравнения.
- Подгруппа b. Команда or.
- Подгруппа c. Команда xor.
- Группа 11. Команда стека.
- 2.Адрес addr затем записывается в счетчик команд, и выполняется программа.
- 3.По команде ret осуществляется возврат из программы.
- §16.Микросхема 80130
- §17.Микросхема 80186
- §18.Микросхема 80286
- Verr — Проверить доступ по считыванию
- Verw — Проверить доступ по записи
- Определение состояния цикла шины процессора 80286
- §19.Микропрцессоры серииiX86 фирмы intel Выбор в программе на Ассемблере типа процессора
- §19.1. Процессоры 80186 и 80188
- Новые инструкции
- Инструкции pusha и popa
- Инструкции enter и leave
- Инструкция bound
- Инструкции ins и outs
- Расширенные версии инструкций процессора 8086
- Imul si,10 это просто сокращенная форма инструкции:
- §19.2. Процессор 80286
- §19.3. Процессор 80386
- Новые типы сегментов
- Новые регистры
- Новые сегментные регистры
- Новые режимы адресации
- Процессор 80386, новые инструкции
- Проверка битов
- Просмотр битов
- Преобразование данных типа dword или qword
- Сдвиг нескольких слов
- Условная установка битов
- Загрузка регистров ss, fs и gs
- Расширенные инструкции
- Специальные версии инструкции mov
- Новые версии инструкций loop и jcxz
- Новые версии строковых инструкций
- Инструкция iretd
- Инструкции pushfd и popfd
- Инструкции pushad и popad
- Новые версии инструкции imul
- Imul ebp,ecx,100000000h а следующая инструкция умножает ecx на ebx, записывая результат в edx:eax:
- Технический обзор Новое поколение процессоров фирмы intel
- Pentium процессор. Технические нововведения.
- Архитектура Pentium процессора
- Суперскалярная архитектура.
- Блок предсказания правильного адреса перехода.
- Высокопроизводительный блок вычислений с плавающей запятой.
- Расширенная 64-битовая шина данных.
- Средства разделения памяти на страницы.
- Определение ошибок и функциональная избыточность.
- Управление производительностью.
- §22.Введение в команды mmx.
- §22.1. Регистры
- §22.2. Префиксы
- §22.3.Распаровка (paring).
- §22.4. Типы данных
- §22.5. Краткое описание команд
- §23.Логическая структура микропроцессорной системы на основе комплекта бис секционного микропроцессора §23.1. Комплект бис секционного микропроцессора.
- §23.2. Бис микропрограммного управления на основе программируемой логической матрицы (плм).
- §23.3. Комплект бис для построения электронной системы.
- §24. Обзор секционируемых мпк бис §24.1. Микропроцессорный комплект серии кр1802
- §24.1.1. Восьмиразрядная микропроцессорная секция (мс) кр1802вс1.
- §24.1.2. Двухадресная память общего назначения кр1802ир1.
- §24.1.3. Шестнадцатиразрядный арифметический расширитель кр1802вр1.
- §24.1.4. Схема обмена информацией (ои) кр1802вв1.
- §24.1.5. Бис интерфейса (бис и) кр1802вв2.
- §24.1.6. Сумматор (см) к1802им1.
- §24.1.7. Км1802врз—умножитель двух 8-разрядных чисел.
- §24.1.8. Км1802вр4—умножитель двух 12-разрядных чисел.
- §24.1.9. Км1802вр5—умножитель двух 16-разрядных чисел.
- §24.2. Микропроцессорный комплект серии к1804
- §24.2.1. Центральные процессорные элементы к1804вс1 и к1804вс2
- §24.3. Микропроцессорный комплект серии к587 §24.3.1. Арифметическое устройство к587ик2.
- §24.3.2. Управляющая память к587рп1.
- §24.3.3. Устройство обмена информации к587ик1.
- §24.3.4. Арифметический расширитель к587икз.
- §24.3.5. Архитектурные особенности построения управляющей микро-эвм на базе мпк серии к587