§24.2.1. Центральные процессорные элементы к1804вс1 и к1804вс2

предназначены для выполнения арифметически-логических операций над двумя 4-разрядными входными переменными. Объединение нескольких ЦПЭ позволяет увеличить разрядность МП. Для ускорения процесса вычисления в процессоре с несколькими ЦПЭ используются БИС ускоренного переноса, закон функционирования которой аналогичен рассмотренной ранее. Методика построения операционных блоков (ОБ) на секционируемых микропроцессорных БИС общая для большинства микропроцессорных комплектов. При реализации ОБ на конкретной серии БИС необходимо учитывать количество информационных магистралей, разрядность, фиксированный набор микроинструкций ЦПЭ. Более подробно методы реализации ОБ на БИС серии К1804 рассмотрены в [10].Серия К1804 позволяет строить блок микропрограммного управления с богатыми логическими возможностями.

Микросхемы К1804ВУ1 и К1804ВУ2 представляют собой 4-разрядные секции управления адресом микрокоманд (СУАМ), предназначены для формирования под воздействием внешних сигналов адреса микрокоманды. Рассматриваемые СУАМ имеют внутренний регистр адреса, стек, счетчик микрокоманд с возможностью увеличения на единицу его содержимого, а также возможность выращивать разрядность до любой, кратной четырем.

Различие между рассматриваемыми схемами состоит в том, что в К1804ВУ2 совмещены две входные магистрали и отсутствует маскирующая магистраль, что позволило разместить схемы в 20-выводном корпусе (схема К1804ВУ1 имеет 28 выводов). Микросхема К1804ВУЗ управляет следующим адресом, преобразуя код микрокоманды в набор управляющих сигналов для узлов БМУ, сформированных на основе. СУАМ. Подробно БМУ на основе СУАМ рассмотрен в [8].

Логика работы БМУ на названных микросхемах подобна логике работы микросхемы К1804ВУ4, отличающейся от остальных фиксированной разрядностью адреса микрокоманды и выполняющей функции управления последовательностью микрокоманд (УМП). Основная функция схемы УМП заключается в формировании последовательности адресов микрокоманд, хранящихся в микропрограммной памяти, под воздействием внешних управляющих сигналов.

Рассматриваемая схема УПМ имеет следующие архитектурные особенности: 12-разрядная размерность всех внутренних элементов УПМ, обеспечивающая возможность адресации до 4096 слов; четыре источника адреса (внутренний регистр адреса/счетчика, счетчик микрокоманд, адресная шина и стек глубиной пять); 16 инструкций управления, большинство из которых являются условными; выходные сигналы отпирания одного из трех внешних устройств, подключенных к адресной шине (позволяют выполнять функции дешифратора); внутренний регистр адреса (может выполнять функции и регистра и счетчика циклов); трехстабильные выходы. Все внутренние регистры построены на триггерах, срабатывающих по положительному фронту тактового сигнала, что упрощает временную синхронизацию.

Устройство управления включает в себя мультиплексор с четырьмя входами, используемый для выбора в качестве источника адреса следующей микрокоманды, регистр/счетчик, вход прямого адреса, счетчик микрокоманд СМК, стек.

Регистр/счетчик РгА/Сч состоит из 12 триггеров D-типа, доступ к которым осуществляется во время одного и того же такта. При выдаче сигнала разрешения загрузки (поступления на вход RLD сигнала низкого уровня) новые данные загружаются в РгА/Сч во время действия переднего фронта тактового импульса. Выход может быть подключен к мультиплексору и использован в качестве источника адреса следующей микрокоманды. В свою очередь, вход прямого адреса устройства является источником данных, загружаемых в РгА/Сч.

Счетчик микрокоманд состоит из 12-разрядного устройства приращения, инкрементора Инкр и 12-разрядного регистра.

Счетчик микрокоманд может использоваться одним из двух способов. Когда сигнал разрешения ввода данных в устройство приращения, подаваемый на вход СО, имеет высокий уровень, в РгСМК во время следующего такта загружается передаваемый на выход адрес, увеличенный на 1 Таким образом обеспечивается последовательное выполнение микрокоманд. Когда сигнал на входе СО имеет низкий уровень, содержимое устройства приращения остается прежним и во время следующего такта СМК перезагружается тем же самым адресом, находящимся на выходе У {Y->[nPC}. Следовательно, одна и та же микрокоманда может выполняться любое количество раз.

Другим источником адреса является вход прямого адреса. Этот источник используется для выполнения переходов в микропрограмме.

Четвертым источником адреса, передаваемого на вход мультиплексора МС, является стек объемом 5 слов