§5.1 Архитектуры микропроцессоров.

При создании микро­процессоров используются все виды архитектуры, создан­ные за время их развития: регистровая, стековая, ориенти­рованная на оперативную память. Регистровая архитектура микропроцессора (архитекту­ра типа «регистр — регистр») определяет наличие доста­точно большого регистрового файла внутри БИС микро­процессора. Этот файл образует поле памяти с произволь­ной записью и выборкой информации. Микропроцессоры с регистровой архитектурой имеют высокую эффективность решения научно-технических задач, поскольку высокая скорость работы СОЗУ позволяет эффективно использо­вать скоростные возможности арифметическо-логического блока. Однако при переходе к решению задач управления эффективность таких микропроцессоров падает, так как при переключениях программ необходимо разгружать и за­гружать регистры СОЗУ.

Стековая архитектура микропроцессора дает возмож­ность создать поле памяти с упорядоченной последова­тельностью записи и выборки информации. Эта архитекту­ра эффективна для организации работы с подпрограмма­ми, что необходимо для решения сложных задач управле­ния, или при работе с языками высокого уровня. Хранение адресов возврата позволяет организовать в стеке эффек­тивную обработку последовательностей вложенных под­программ. Однако стек на кристалле микропроцессора с малой информационной емкостью быстро переполняется, а стек большой емкости требует значительных ресурсов. Реализация стека в ОЗУ решает эти проблемы.

Архитектура микропроцессора, ориентированная на оперативную память (архитектура типа «память — па­мять»), обеспечивает высокую скорость работы и большую информационную емкость рабочих регистров и стека при их организации в ОЗУ. Эта архитектура отнесена к типу «память — память», поскольку в МП с такой архитектурой все обрабатываемые числа после операции в микропро­цессоре вновь возвращаются в память, а не хранятся в ра­бочих регистрах.

При оценке быстродействия ЭВМ необходимо учиты­вать физическую реализацию как элементов, так и связей между ними. Высокая скорость срабатывания логических элементов интегральных схем не всегда может обеспечить высокую скорость работы ЭВМ, поскольку большие значе­ния индуктивно-емкостных параметров связей на печатных платах не позволяют передавать высокоскоростные сигна­лы без искажения. Применение БИС существенно умень­шило размеры ЭВМ, снизило паразитные параметры свя­зей. Поэтому стало возможным физически отделить регист­ровый блок регистров и стек от арифметическо-логического блока и обеспечить при этом их высокоскоростную совмест­ную работу. При создании ЭВМ в одном кристалле регист­ровые СОЗУ и ОЗУ имеют практически одни и те же пара­метры. Повышение скорости работы ОЗУ позволяет уда­лить регистровый файл и стек из кристалла микропроцес­сора и использовать освободившиеся ресурсы для разви­тия системы команд, средств прерывания, многоразрядной обработки. Организация рабочих регистров и стека в ОЗУ приводит к уменьшению скорости передачи информации, однако при этом повышается общая эффективность такого решения за счет большой информационной емкости полей регистровой и стековой памяти, а также развития систем команд и прерываний.

Архитектура микропроцессора, ориентированная на оперативную память, обеспечивает экономию площади кристалла микропроцессора. В этом случае на кристалле размещается только регистр-указатель начального файла регистров. Адресация остальных регистров осуществляет­ся указанием в команде кода смещения. Доступ к рабочим регистрам в этом случае замедляется, поскольку приходит­ся совершать сопряженное с затратами времени кольцевое «путешествие» из процессора во внекристальную память, где размещаются рабочие регистры.

Рис. 5.1. Иллюстрированные схемы выполнения операций в микропроцес­сорах с архитектурой, ориентированной на оперативную память (а) и регистровой (б)

Однако контекстное переключение в микропроцессоре с такой архитектурой происходит быстро, поскольку при прерывании необходимо только изменить значение содержимого регистра-указате­ля рабочей области.

Другая отличительная особенность архитектуры микро­процессора, ориентированная на оперативную память,— двухадресный формат команд. В этих микропроцессорах нет специального накапливающего регистра, выполняюще­го функции подразумеваемой ячейки результата для всех двухоперандных команд.

Рассмотрим выполнение операции сложения содержи­мого двух ячеек памяти с номерами /и/по команде «Сло­жить //» (рис. 5. 1, а). Поскольку в архитектуре типа «па­мять — память» любая ячейка памяти может содержать либо исходный операнд, либо операнд-результат, эта опе­рация выполняется по одной команде. В то же время в процессорах с одноадресной регистровой архитектурой для достижения той же самой цели приходится использо­вать две команды: команду пересылки операнда / во внут­ренний регистр, команду / сложения содержимого регист­ра с содержимым ячейки памяти / и пересылки результата в ячейку / (рис. 5.1, б).

В первом случае для компиляторов высокоуровневых языков существенно упрощается задача присвоения значе­ний переменным и благодаря этому получаются более ко­роткие модули объектных программ. В отличие от микропроцессоров с архитектурой, ориен­тированной на оперативную память, в микропроцессорах с регистровой архитектурой рабочие области регистров раз­мещаются в логических частях процессоров. Однако малая плотность логических схем по сравнению с плотностью схем памяти ограничивает возможность регистровой архитекту­ры. В свою очередь, микропроцессоры с архитектурой, ориентированной на память, обеспечивают быстрое под­ключение к рабочим областям, когда необходимо заменять контексты. Смена контекстов осуществляется изменением векторов трех регистров — счетчика команд, регистра со­стояния и указателя рабочей области. Достоинство этой архитектуры в отношении смены контекстов связано с вы­полнением только одной команды для передачи полного вектора контекста.

Микропроцессоры с регистровой архитектурой требуют больших и довольно медленных последовательностей команд или дополнительных логических схем для передачи данных от каждого из регистров к памяти, организованной вне БИС микропроцессора.

Использование возможностей быстрой смены контек­стов и фактически неограниченной рабочей области в ми­кропроцессорах с архитектурой, ориентированной на опе­ративную память, позволяет контроллерам легко находить применение в 16-разрядных системах. Особенно это от­носится к системам, работающим в реальном масштабе времени.

При разработке системы обработки данных, ориентиро­ванных на использование в системах управления, важное значение для определения характеристик системы, ее габа­ритов и стоимости имеет выбор архитектуры процессора. Поэтому в настоящее время наиболее распространенными архитектурами программируемых контроллеров, которые лежат в основе таких систем, являются архитектуры, ори­ентированные на память. Еще одной статьей затрат, где видно различие между рассматриваемыми архитектурами, являются дополнитель­ные логические схемы, требуемые для осуществления та­ких важных операций, как обработка многократных преры­ваний. Объем дополнительных логических схем возрастает по мере роста числа операций по смене контекстов. Но еще больше объем дополнительной логики возрастает для архи­тектур, ориентированных на регистры, за счет повышения их емкости. В результате существенно снижается быстро­действие процессора.

К достоинствам архитектуры микропроцессора, ориен­тированной на оперативную память, относится возмож­ность развития системы, позволяющая снизить время раз­работки программного обеспечения. Под развитием пони­мается способность систем внедрять в виде функциональ­ных модулей программные, программно-аппаратурные и даже аппаратурные средства, которые можно использо­вать в системе по мере совершенствования аппаратурных средств и накопления опыта.

Распределенные системы управления часто требуют полуавтономных контроллеров, которые должны вписы­ваться в определенные иерархические структуры. При этом архитектура микропроцессора, ориентированная на па­мять, обеспечивает естественный и эффективный интерфейс между контроллерами, расположенными на одном иерар­хическом уровне, и процессами управления, расположен­ными на более высоком иерархическом уровне, а структура связей между контроллерами может быть обеспечена за счет развитых информационных магистралей.