41. Структура описания интерфейса проекта на языке vhdl. Примеры.
Каждый проект записан в отдельном каталоге, названном каталогом проектов. И каталог проектов и проект имеет то же самое название. Каждый каталог проектов содержит подкаталоги SRC ИGENERIC а также файлы описания проектов, которые имеют то же самое имя как и название проекта, только с расширением .ADF. Подкаталог SRC содержит исходные файлы VHDL или файлы диаграмм автоматов с конечными состояниями с расширением VHD или .ASF.Подкаталог GENERIC содержит файл рабочей области окна с .WSP расширением и рабочей библиотекой проектов с .VLB расширением. Оба имеют то же самое название как и имя проекта. Подкаталог GENERIC также содержит ряд рабочих файлов, которые используются в процессе синтеза и моделирования.Конфигурация проекта и его состояние описаны в следующих файлах:
*.ADF – Файл описания проекта, содержащий информацию относительно структуры проекта: исходные файлы и библиотеки, которые формируют проект. *.WSP – Файл рабочей области окна, содержащий данные относительно текущего состояния проекта. Он всегда востанавливает все параметры после закрытия проекта и повторного его открытия. Текущий статус содержит информацию о том какие файлы были открыты, и в каком месте текста расположен курсор какие закладки были выбраны, какие окна расскрыты и т.д.
Окно просмотра Проекта допускает, чтобы Вы выбрали проект верхнего уровня иерархиической модели. Все функциональные макро-файлы выполняться оттуда при помощи вызывов простых контекстных команд меню. Дважды нажимая на избранном файле Окна просмотра Проекта вы увидите содержимое в соответствующем окне редактирования. В процессе компиляции и верификации проекта Окно просмотра Проекта показывает все сигналы и их величины для выбранной сущности.
Окно просмотра Проекта состоит из трех панелей:
Панель файлов (Files) показывает присоединенные к проекту файлы и содержание рабочих библиотек.
Панель структуры (Structure) показывает структуру VHDL проекта, извлеченного из исходных файлов и объектов VHDL (сигналы и переменные), которые находятся внутри избранной области проекта.
Панель Ресурсов (Resources) показывает папки, содержащие файлы с документацией по моделированию и сохраненные файлы формы сигнала.
Панель файлов: Верхняя часть Панели файлов показывает файлы ресурса текущего проекта. Каждый файл представлен отдельной иконкой. Форма иконки зависит от типа файла как показано далее. В случае VHDL исходных файлов и файлов диаграмм состояний автомата, цвет иконок содержит дополнительную информацию относительно состояния файла:
Зеленый- Успешно скомпилированный
Голубой- Не компилированный или измененный после последней компиляции
Yellow - Ошибки произошли во время последней компиляции
Панель файлов показывает модули проекта, содержащиеся в различных определенных исходных файлах. Название модулей проекта избранных для моделирования в настоящее время показано полужирным. Верхняя часть Панели файлов показывает модули проекта, содержащиеся в выбранной рабочей библиотеке.
- 3. Режимы функционирования технических объектов.
- 4. Основные виды анализа технических систем (тс) при математическом
- 5. Классификация математических моделей.
- 6. Операторные модели систем (частотные, преобразование Лапласа, z-преобразование).
- 7. Свойства преобразования Лапласа.
- 9. Свойства пф. Классификация типовых пф.
- 10. Анализ систем в частотной области.
- 11. Анализ устойчивости тс: определения, критерии устойчивости, примеры анализа.
- 12. Качественный анализ технических систем. Необходимость выполнения качественного анализа технических систем, его цели.
- 13. Моделирование нелинейных систем: определение нелинейной системы, виды нелинейных характеристик элементов технических систем.
- 14. Особенности поведения и анализа нелинейных систем, методы решения систем нелинейных ду.
- 15. Модели нелинейных систем на фазовой плоскости. Анализ технических систем по фазовому портрету. Примеры построения фазовых портретов.
- 16. Факторные модели и модели регрессионного анализа. Примеры реализации.
- 17. Состав пакета OrCad. Порядок работы с пакетом OrCad.
- 18. Спектральный анализ в OrCad.
- 19. Частотный анализ в OrCad.
- 20. Статистический анализ в OrCad.
- 21. Язык моделирования pSpice. Основные семантические конструкции языка pSpice.
- 22. Язык моделирования pSpice. Описание топологии схемы.
- 23. Язык моделирования pSpice. Первые символы имён компонентов.
- 24. Язык моделирования pSpice. Классификация моделей компонентов. Имена типов моделей.
- 25. Математические операции в pSpice: классификация, порядок и примеры применения.
- Name — имя функции;
- 27. Язык pSpice. Анализ режима по постоянному току.
- 28. Язык pSpice. Частотный анализ.
- 29. Язык pSpice. Спектральный анализ.
- 30. Язык pSpice. Анализ шума.
- 31. Примеры описания директив на языке pSpice.
- 35. Реализация поведенческой модели в пакете OrCad. Применение элементов библиотеки abm.Slb.
- 36. Моделирование аналого-цифрового преобразователя (ацп) в пакете OrCad.
- 37. Моделирование цифро-аналогового преобразователя (цап) в пакете OrCad.
- 38. Основные блоки и конструкции языка vhdl.
- 39. Модели описания цифровой системы. Примеры.
- 40. Структура описания архитектурного тела vhdl. Примеры.
- 41. Структура описания интерфейса проекта на языке vhdl. Примеры.
- 42. Синтезируемое подмножество языка vhdl.
- 43. Интерфейс и архитектура объекта в языке vhdl.
- 44. Карта портов и карта настройки в языке vhdl.
- 45. Параллельный оператор generate в языке vhdl: назначение, общая формаописания, примеры применения.
- 46. Алфавит языка vhdl.
- 47. Скалярные типы в vhdl.
- 48. Регулярные типы в vhdl.
- 49. Физические типы в vhdl. Тип time.
- 50. Стандартные типы в vhdl.
- 51. Понятия сигнала и переменной в vhdl.
- 52. Атрибуты сигналов в языке vhdl.
- 53. Атрибуты скалярного типа в языке vhdl.
- 54. Атрибуты регулярного типа в языке vhdl.
- 55. Циклы в vhdl.
- 56. Оператор ветвления и селектор в vhdl.
- 57. Объявление компонента в vhdl. Включение компонента в схему.
- 58. Модели задержки в языке vhdl. Примеры применения.
- 59. Примеры описания регистровых схем на языке vhdl. Триггер d-типа
- Vhdl-файл имеет следующее описание:
- D-триггер с асинхронным сбросом
- 60. Основные операции в vhdl. Приоритеты операций.
- 61. Типы std_ulogic и std_logic.
- 62. Спецификация процедуры в vhdl.
- 63. Спецификация функции в vhdl.
- Объявление функции
- 64. Пакет std_logic_arith. Функции преобразования типов.