Определение состояния цикла шины процессора 80286

Состояние цикла шины показывает инициирование цикла шины, а вместе с сигнала­ми M/IO и COD/INTA определяет тип цикла шины. Шина находится в состоянии Ts, когда любой один или оба из этих сигналов имеют низкие уровни. Сигналы S1 и S0 имеют активный низкий уровень и переводятся в высокоимпедансное состояние во вре­мя подтверждения запроса шины.

PEREQ, РЕАСK, BUSY и ERROR применяются, когда процессор 80286 под­ключается к микросхеме расширения процессора, которую мы не рассма­триваем.

Процессор 80286 имеет одно напряжение питания +5 В, которое подается на входы Vcc, а входы Vss заземляются. На контакт CAP подключается кон­денсатор 0,047 мкФ ±20% (с напряжением 12 В), который служит фильт­ром подложки.

Рис.18.4. Система обробки числовых данних на базе процессора 80286

Рис.18.5. Процессор 80286 в конфигурации с некоторыми ведущими шинами.

Кроме средств управления памятью, увеличение емкости памяти (благодаря 24-битным адресам) и дополнительных команд, производительность процессора 80286 в мультипрограммной среде в шесть раз выше производительности микропроцессора 8086. Имеется процессор числовых данных 80287, совместимый с процессором 80286. На рис. 18.4 и 18.5 показано, каким образом процессор 80286 объединяется с процессором числовых данных и работает в конфигурации с несколькими ведущими шинами. Генератор синхронизации 82284, контроллер шины 82288 и арбитр шины 82289 являются аналогами рассмотренных нами микросхем 8284А, 8288 и 8289.