51. Понятия сигнала и переменной в vhdl.
Существуют два основных вида объектов, используемых для хранения данных. Первый вид, используемый в основном в структурных данных и описания потоков, это сигнал. Второй, который может быть использован только в процессах называется переменной. Переменная ведет себя, как можно было бы ожидать на языке, программирование, которое сильно отличается от поведения сигнала.
Хотя переменные представляют данные как сигнал, что у них нет или вызвать события и изменяется по-разному. Переменные изменяются с присваивания. Например,
а: = b;
присваивает значение b в a. Значение просто копируются немедленно. Поскольку переменные могут быть использованы только в процессах, оператор присваивания может появиться только в процессе. Задание выполняется, когда процесс выполняется, как описано в предыдущем разделе.
Следующий пример показывает, как переменная используется в процессе.
count: process (x)
variable cnt : integer := -1;
begin
cnt:=cnt+1;
end process;
Объявления переменных предстать перед ключевым словам begin процесса заявлением, как в примере. Объявление переменной так же, как сигнал декларации, кроме ключевой variableслово используется вместо signal. Объявление в данном примере включает необязательную часть, которая определяет начальное значение переменной, когда моделирование начинается.Инициализации часть включены, добавив:= и некоторые постоянные выражения по типу частью декларации. Эта инициализация часть также может быть включен в сигнал деклараций.Переменная cnt объявлен типа число. Целочисленный тип представляет отрицательные и положительные целые значения.
Процесс в этом примере содержит один оператор, оператор присваивания. Это назначение вычисляет значение cntплюс один, и сразу же сохраняет новое значение в переменной cnt. Таким образом, кол-во будет увеличиваться на один каждый раз, этот процесс будет выполнен. Помните, что из предыдущего раздела, что процесс выполняется один раз в начале моделирования, а затем каждый раз, когда событие происходит на любой сигнал в списке чувствительности. Так как значение инициализации -1, а процесс выполняется один раз перед началом моделирования, значение cnt будет равен 0, когда моделирование начинается. После моделирования начинается, cnt будет увеличиваться на один каждый раз изменения сигнала х, так как х в списке чувствительности. Если х битный сигнал, то этот процесс будет подсчитать количество передний и задний фронты, которые происходят на сигнал х.
- 3. Режимы функционирования технических объектов.
- 4. Основные виды анализа технических систем (тс) при математическом
- 5. Классификация математических моделей.
- 6. Операторные модели систем (частотные, преобразование Лапласа, z-преобразование).
- 7. Свойства преобразования Лапласа.
- 9. Свойства пф. Классификация типовых пф.
- 10. Анализ систем в частотной области.
- 11. Анализ устойчивости тс: определения, критерии устойчивости, примеры анализа.
- 12. Качественный анализ технических систем. Необходимость выполнения качественного анализа технических систем, его цели.
- 13. Моделирование нелинейных систем: определение нелинейной системы, виды нелинейных характеристик элементов технических систем.
- 14. Особенности поведения и анализа нелинейных систем, методы решения систем нелинейных ду.
- 15. Модели нелинейных систем на фазовой плоскости. Анализ технических систем по фазовому портрету. Примеры построения фазовых портретов.
- 16. Факторные модели и модели регрессионного анализа. Примеры реализации.
- 17. Состав пакета OrCad. Порядок работы с пакетом OrCad.
- 18. Спектральный анализ в OrCad.
- 19. Частотный анализ в OrCad.
- 20. Статистический анализ в OrCad.
- 21. Язык моделирования pSpice. Основные семантические конструкции языка pSpice.
- 22. Язык моделирования pSpice. Описание топологии схемы.
- 23. Язык моделирования pSpice. Первые символы имён компонентов.
- 24. Язык моделирования pSpice. Классификация моделей компонентов. Имена типов моделей.
- 25. Математические операции в pSpice: классификация, порядок и примеры применения.
- Name — имя функции;
- 27. Язык pSpice. Анализ режима по постоянному току.
- 28. Язык pSpice. Частотный анализ.
- 29. Язык pSpice. Спектральный анализ.
- 30. Язык pSpice. Анализ шума.
- 31. Примеры описания директив на языке pSpice.
- 35. Реализация поведенческой модели в пакете OrCad. Применение элементов библиотеки abm.Slb.
- 36. Моделирование аналого-цифрового преобразователя (ацп) в пакете OrCad.
- 37. Моделирование цифро-аналогового преобразователя (цап) в пакете OrCad.
- 38. Основные блоки и конструкции языка vhdl.
- 39. Модели описания цифровой системы. Примеры.
- 40. Структура описания архитектурного тела vhdl. Примеры.
- 41. Структура описания интерфейса проекта на языке vhdl. Примеры.
- 42. Синтезируемое подмножество языка vhdl.
- 43. Интерфейс и архитектура объекта в языке vhdl.
- 44. Карта портов и карта настройки в языке vhdl.
- 45. Параллельный оператор generate в языке vhdl: назначение, общая формаописания, примеры применения.
- 46. Алфавит языка vhdl.
- 47. Скалярные типы в vhdl.
- 48. Регулярные типы в vhdl.
- 49. Физические типы в vhdl. Тип time.
- 50. Стандартные типы в vhdl.
- 51. Понятия сигнала и переменной в vhdl.
- 52. Атрибуты сигналов в языке vhdl.
- 53. Атрибуты скалярного типа в языке vhdl.
- 54. Атрибуты регулярного типа в языке vhdl.
- 55. Циклы в vhdl.
- 56. Оператор ветвления и селектор в vhdl.
- 57. Объявление компонента в vhdl. Включение компонента в схему.
- 58. Модели задержки в языке vhdl. Примеры применения.
- 59. Примеры описания регистровых схем на языке vhdl. Триггер d-типа
- Vhdl-файл имеет следующее описание:
- D-триггер с асинхронным сбросом
- 60. Основные операции в vhdl. Приоритеты операций.
- 61. Типы std_ulogic и std_logic.
- 62. Спецификация процедуры в vhdl.
- 63. Спецификация функции в vhdl.
- Объявление функции
- 64. Пакет std_logic_arith. Функции преобразования типов.