Англо-русский словарь терминов и аббревиатур
A
АС (Analog Comparator) – аналоговый компаратор
ADC (Analog Digital Converter) – аналого-цифровой преобразователь (АЦП)
ADC Noise Reduction – режим подавления шума в АЦП
ADMB (Advanced Digital Media Boost) – Intel-технология оптимизации декодирования мультимедийного контента
Advanced Smart Cache –кэш первого уровня разделён по ядрам, когерентный кэш второго уровня – общий
AES (Advanced Encryption Standard) – крипто расширение системы команд процессора
ALU – Arithmetic logic unit – арифметико-логическое устройство
AMD – Advanced Micro Devices, Inc. – американскийпроизводитель интегрированной электроники.Второй крупнейший поставщик x86 и x64-совместимых процессорови, с2006 года–видеоплат. Крупный поставщикфлеш-памяти.
ANSI (American National Standard Institute) – институт стандартов США
ASC (Advanced Smart Cache) – Intel-технология общей кэш-памяти второго уровня
ASCII (American Standard Code for Information Interchange) – американский стандартный код для обмена информацией
ASCIIZ – представление ASCII-строк, при котором последний байт является нулевым (Zero)
ATA – Application Targeted Accelerator – программно-ориентированный ускоритель обработки строк и текстовой информации набора инструкций SSE
AVX (Advanced Vector Extensions) – векторное расширение системы команд процессора
B
Big-Endian – обратный порядок следования байтов числа: от старшего байта к младшему
Bi-Endian – переключаемый порядок следования байтов числа: порядок байтов выбирается программно во время инициализации операционной системы, но может быть выбран и аппаратно перемычками на материнской плате
BTB (Branch Target Buffer) – буфер предсказания ветвлений
Buffed write through – режим буферной сквозной записи в кэш-память
Bundle – связка из трёх команд в 64-битных процессорах
C
Cache – кэш-память, промежуточная, буферная память (тайник)
Cache-lines – строки кэш-памяти
Capacity – пропускная способность процессора (его производительность на нескольких задачах)
Cells of data RAM – ячейки ОЗУ
CISC (Complete Instruction Set Computing) система с полным набором команд
CMP (chip multiprocessing) – однокристальная мультипроцессорная система
Command DC – дешифратор команд
Compability Mode – режим работы 64-битных процессоров AMD совместимый с 32-битными приложениями на 64-битной операционной системе
Control driven – поток управления программы
CoolCore – технология раздельного управления цепями питания функциональных блоков процессора
Cool'n'Quiet – технология динамического управления тактовой частотой и напряжением питания ядра
Core – ядро процессора
CPU – Central Processing Unit – центральное процессорное устройство
D
DAG (directed acyclic graph) – направленный ациклический граф
Dash – протокол когерентности кэш-памяти
Data driven – поток данных программы
Data flow – потоковые вычисления
Digital Media Boost – ускоритель обработки цифрового медиа-контента
Direct-mapped cache – кэш-память с прямым отображением в память
DirectPath – аппаратный декодер простых команд AMD
Dispatch port – порт диспетчеризации
DTLB – TLB-буфер для данных
DTR (Descriptor table register) –таблица дескрипторов прерываний
Dual Dynamic Power Management – технология двух раздельных цепей питания ядер процессора и контроллера памяти
E
EM64T (Extended Memory 64 Technology) – технология расширенной до 64 разрядов сверхоперативной памяти
Enhanced Intel SpeedStep – технология пошагового управления частотой и напряжением питания
EVP (Enhanced Virus Protection) – технология антивирусной защиты микропроцессора
EPIC (Explicity Parallel Instruction Computing) – явное параллельное выполнение команд
Execute Disable Bit – технология встроенной аппаратной антивирусной защиты
Execution Engine – постпроцессор, блок исполнения команд
F
Fast scheduler – планировщик “быстрых АЛУ”
Fetch – выборка (команд и данных)
FID – коэффициент умножения тактовой частоты
FIFO (First Input First Output) – принцип организации очереди по правилу: “Первым зашёл – первым вышел”
FILO (First Input Last Output) – принцип организации стека по правилу: “Первым зашёл – последним вышел”
Flags – регистр флагов
Flat segmentation model – модель памяти с единым сегментом на всё адресное пространство
Float Point – число с плавающей точкой, вещественное число
FPU Scheduler - планировщик вещественных исполнительных устройств
Frequency – тактовая частота
Front End – предпроцессор
FSB (frequency system bus) – частота системной шины
Fully associative cache – ассоциативная кэш-память
G
GDT (Global Descriptor Table) – глобальная таблица дескрипторов
GDTR (Global descriptor table register) – регистр глобальной таблицы дескрипторов
GPU (Graphic Processing Unit) – графический процессор
GPR (General Purpose Registers) – регистр общего назначения (РОН)
H
HyperTransport – системная шина в процессорах AMD
Hyper-Threading – технология одновременной многопоточности (SMT)
I
IA32 (Intel Architecture) – 32-разрядная архитектура микропроцессоров корпорации Intel
IA64 (Intel Architecture) – 64-разрядная архитектура микропроцессоров корпорации Intel
iAMT2 (Intel Active Management Technology) – удаленное управление компьютерами
ICU (Instruction Control Unit) – блок управления командами AMD
IDTR (Interruption descriptor table register) – регистр таблицы дескрипторов прерываний
ILP (Instruction-Level Parallelism) – параллелизм на уровне инструкций процессора.
Independent Dynamic Core – технология автономного тактирования каждого ядра процессора
Int. Scheduler – планировщик целочисленных исполнительных устройств
Intelligent Power Capability – Intel-технология энергопонижающего управления питанием кристалла микропроцессора
Intel Virtualization Technology и AMD Virtualization – технологии виртуальных машин на аппаратном уровне, позволяющие запускать несколько операционных систем на одном компьютере
Intelligent Power Capability – энергосберегающие технологии
Intel Wide Dynamic Execution – суперскалярная архитектура, использующая спекулятивное (упреждающее) и внеочередное исполнение команд на основе анализа программного кода
Instruction Queue – очередь команд
IPC (Instructions Per Cycle) – количество инструкций, выполняемых за такт
ITLB – TLB-буфер для инструкций
L
LaGrange Technology – аппаратная технология защиты информации (технология Лагранжа)
L1 (Level 1) – кэш первого уровня
L2 (Level 2) – кэш второго уровня
L3 (Level 3) – кэш третьего уровня
Large Page – страница памяти размером 2 или 4 Мбайт
LDT (Local Descriptor Table) – локальная таблица дескрипторов
LDTR (Local descriptor table register) – регистр локальной таблицы дескрипторов)
Legacy Mode – 32-битный режим работы 64-битных процессоров AMD
Little-Endian – прямой порядок следования байтов числа: от младшего байта старшему
Long Mode – 64-битный режим работы процессора
Loop Stream Detector – технология обнаружения программных циклов
M
Macro-Fusion – технология слияния макроопераций
Memory Optimizer Technology – технология оптимизации памяти на основе встроенного в процессор контроллера памяти
MESI (Modified Exclusive Shared Invalid) – протокол когерентности кэш-памяти
Micro-Ops – машинная микрооперации
Micro-Ops Fusion – технология слияния микроопераций (Micro Operations)
Middle-Endian – смешанный порядок следования байтов числа: байты каждого слова размещаются в памяти компьютера в прямом порядке, а слова, составляющие число – в обратном порядке
MIMD (multiple instructions multiple data) – много команд много данных, т.е. процессор с суперскалярным способом обработки данных
MMX (MultiMedia eXtensions) – мультимедийное расширение системы команд процессора
MOS (Metal Oxide Semiconductor) – технология “металл-окисел-полупроводник”
Multi-Threading – технология многопоточности (многонитевости)
N
NaN (Not a Number) – способ обозначения нечислового значения вещественного числа в FPU.
O
Offset – смещение данных относительно начала сегмента памяти
Overflow – переполнение разрядной сетки при операции нормализации бесконечного числа
Out of order – упорядочивание инструкций не в порядке выборки.
P
Pack Buffer – буфер декодированных команд AMD
Paging – страничная организация памяти
PDE (Page Directory Entry) – каталог страниц
Program accessible registers – программно доступные регистры
Protected mode – защищённый режим процессора IA-32
Performance – производительность
Pipeline – конвейер
Predecode – предварительное декодирование
Productivity – производительность процессора на одной задаче
PTE (Page Table Entry) – таблица страниц
Q
Queue of commands – очередь команд
R
RAM – Random Access Memory – оперативное запоминающее устройство
Rapid Execution Engine – механизм ускоренного исполнения целочисленных операций
ROB (ReOrder Buffer) – буфер переупорядоченных микроопераций
ROM (Read only memory) – постоянное запоминающее устройство
Real-address mode – режим реальной адресации процессора IA-32
Register of command – регистр (счётчик) команд
Rendering – закрашивание текстурой полигонов трёхмерной графики
Replay system – система повторного исполнения микроопераций
Replay queue – очередь повторного исполнения
RISC (Complete Instruction Set Computing) – система с сокращённым набором команд
S
Scheduler – планировщик
Set-associative cache – множественно ассоциативная кэш-память
Shader – программно-аппаратное средство для рендеринга (закрашивания) полигонов трёхмерной графики
SIMD (single instruction multiple data) – одна команда много данных, т.е. процессор с векторным способом обработки данных
SISD (single instruction single data) – одна команда одно данное, т.е. процессор со скалярным способом обработки данных
SLU (save load unit) – модуль загрузки/сохранения
Smart Cache – технология ускорения доступа к кэш-памяти
Smart Memory Access – технология ускорения доступа к памяти (спекулятивная загрузка)
Small Page – страница памяти размером 4 Кбайт
SMA (Smart Memory Access) – Intel-технология оптимизации доступа к памяти
SMT (Simultaneous Multi-Threading) – одновременная многопоточность
SOI (Silicon on Isolator) – технология “кремний на изоляторе”
SPI (Serial Peripheral Interface) – последовательный периферийный интерфейс контроллера
SRAM (Static RAM) – ОЗУ статического типа
System Bus – системная шина процессоров Intel
SSE (Streaming SIMD Extensions) – потоковое SIMD-расширение системы команд процессора
Standby – режим ожидания
Strained Silicon – технология напряжённого кремния
System Management mode – режим управления системой процессора IA-32
T
Texel (Texture Pixel) – пиксель текстуры
Thermal Monitor – технология тепловой защиты микропроцессора
Thread – вычислительный поток (нить) одной задачи
TLB (Translation Lookaside Buffer) – буфер трансляции виртуальных адресов страниц памяти в физические адреса
Trace cache – кэш последовательности микроопераций
TSS (TaskS Segment) – сегменты задач (приложений)
U
Underflow – потери значимости при обработке вещественного числа в FPU
V
VectorPath – микропрограммный декодер сложных команд AMD
VLIW (Very Long Instruction Word) – очень длинное командное слово
VRM (Voltage regulator module) – блок регулятора напряжения
W
WDE (Wide Dynamic Execution) – Intel-технология явного параллельного выполнения четырёх микроопераций
WDT (Watch Dog Timer) – сторожевой таймер
Write-through – режим сквозной записи в кэш-память
Write-back – режим отложенной записи в кэш-память
X
х86-32 – семейство Intel-совместимых 32-разрядных процессоров
х86-64 – семейство Intel-совместимых 64-разрядных процессоров
- Предисловие
- Глава 1. Общие сведения о микропроцессорах
- 1.1 Классификация микропроцессоров
- 1.2 Характеристики микропроцессоров
- 1.2.1 Тактовая частота
- 1.2.2 Архитектура процессора
- 1.2.3 Технологический процесс производства
- 1.2.4 Частота системной шины
- 1.2.5 Размер кэша
- 1.3 Типы архитектур микропроцессоров
- 1.4 Структурная схема микропроцессоров
- 1.4.1 Микропроцессор Фон-Неймана
- 1.4.2 Конвейер
- 1.4.3 Зависимость между частотой и количеством ступеней конвейера
- 1.5 Представление информации в эвм
- 1.5.1 Двоичное представление целых чисел
- 1.5.2 Представление символьной информации
- Глава 2. Архитектура микропроцессоров ia-32
- 2.1 Состав и функции регистров
- 2.1.1 Основные регистры
- 2.1.2 Регистры дополнительных функциональных модулей
- 2.2 Типы адресации
- 2.3 Система команд
- 2.3.1 Классификация команд
- 2.3.2 Формат команды
- 2.3.3 Однобайтовые команды
- 2.3.4 Непосредственно заданные операнды
- 2.3.5 Команды с регистровыми операндами
- 2.3.7 Команды с операндами, расположенными в памяти
- Глава 3. Организация многоуровневой памяти
- 3.1 Принцип построения многоуровневой памяти
- 3.2 Организация кэш-памяти
- 3.3 Протоколы когерентности памяти микропроцессоров
- 3.4 Страничная организация памяти
- Глава 4. Режимы работы процессоров ia-32
- 4.1 Обзор режимов работы
- 4.2 Реальный режим адресации
- 4.3 Защищённый режим
- 4.3.1 Дескрипторные таблицы
- 4.3.2 Дескрипторные регистры
- 4.3.3 Дескриптор
- 4.3.4 Односегментная модель памяти
- 4.3.5 Многосегментная модель памяти
- Глава 5. Страничная организация памяти в процессорах ia‑32
- 5.1 Каталог страниц
- 5.2 Таблица страниц
- 5.3 Страничная переадресация
- 5.4 Диспетчер виртуальных машин системы Microsoft Windows
- Глава 6. Архитектура процессоров с параллелизмом уровня команд
- 6.1 Подходы к использованию ресурса транзисторов в микропроцессорах
- 6.2 Суперскалярные процессоры и процессоры с длинным командным словом
- 6.3 Зависимости между командами, препятствующие их параллельному исполнению
- 6.4 Предварительная выборка команд и предсказание переходов
- 6.5 Условное выполнение команд в vliw-процессорах
- 6.6 Декодирование команд, переименование ресурсов и диспетчеризация
- 6.7 Исполнение команд
- 6.8 Завершение выполнения команды
- 6.9 Направления развития архитектуры процессоров с параллелизмом уровня команд
- Глава 7. Мультитредовые микропроцессоры
- 7.1 Основы мультитредовой архитектуры
- 7.2 Выявление тредов
- 7.3 Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков управления программы
- 7.3.1 Мультитредовая модель выполнения программы
- 7.3.2 Мультитредовые программы
- 7.3.3 Аппаратные средства мультитредовой архитектуры
- 7.3.4 Преимущества мультитредовой архитектуры
- 7.4 Мультитредовые процессоры с тредами, выявляемыми путем анализа потоков данных программы
- 7.5 Специфика мультитредовых моделей распараллеливания
- Глава 8. Модуль обработки вещественных чисел
- 8.1 Представление чисел с плавающей запятой
- 8.2 Состав модуля fpu
- Глава 9. Основы 64-разрядной архитектуры
- 9.1 Состав и назначение регистров микропроцессора ia-64
- 9.2 Особенности архитектуры epic
- 9.3 Архитектура x86-64
- 9.4 Структура одноядерного процессора
- 9.5 Многоядерные процессоры
- 9.6 Зачем нужны “лишние” разряды?
- Глава 10. Современные 64-разрядные микропроцессоры корпораций Intel и amd
- 10.1 Архитектура Intel Core 2
- 10.1.1 Intel Wide Dynamic Execution
- 10.1.2 Intel Intelligent Power Capability
- 10.1.3 Intel Advanced Smart Cache
- 10.1.4 Intel Smart Memory Access
- 10.1.5 Intel Advanced Digital Media Boost
- 10.1.6 Логическая схема процессора
- 10.2 Архитектура Intel Core i7
- 10.2.1 Технология Hyper-Threading в архитектуре Nehalem
- 10.2.2 Иерархия кэш-памяти в архитектуре Nehalem
- 10.3 Хронология развития семейств микропроцессоров с архитектурой Nehalem
- 10.4 Архитектура amd Athlon 64
- 10.4.1 Ядро процессора
- 10.4.3 Контроллер памяти
- 10.4.4 Контроллер HyperTransport
- 10.5 Архитектура amd k10
- 10.4.1 Технология amd Memory Optimizer Technology
- 10.5.2 Ядро процессора
- 10.5.3 Предвыборка данных и инструкций
- 10.5.4 Выборка из кэша
- 10.5.5 Предсказание переходов и ветвлений
- 10.5.6 Процесс декодирования
- 10.5.7 Диспетчеризация и переупорядочение микроопераций
- 10.5.8 Выполнение микроопераций
- 10.5.9 Технологии энергосбережения
- 10.5.10 Шина HyperTransport 3.0
- 10.5.11 Семейство процессоров Barcelona
- 10.5.12 Семейство процессоров Phenom
- Глава 11. Технологии, поддерживаемые современными микропроцессорами
- 11.1 Технологии тепловой защиты
- 11.1.1 Технология Thermal Monitor
- 11.1.2 Технология Thermal Monitor 2
- 11.1.3 Режим аварийного отключения
- 11.2 Технологии энергосбережения
- 11.2.1 Технология Enhanced Intel SpeedStep
- 11.2.2 Технология Cool'n'Quiet
- 11.3 Технология расширенной памяти
- 11.4 Технология антивирусной защиты
- 11.5 Технология виртуализации
- 11.6 Реализация технологий в современных микроархитектурах
- 11.6.2 Em64t – NetBurst
- 11.6.3 Intel Core
- 11.6.4 Intel Atom
- 11.6.5 Nehalem
- 11.6.6 Xeon
- Глава 12. Графические микропроцессоры
- 12.1 Основные термины и определения
- 12.2 Технологии построения трёхмерного изображения
- 12.2.1 Технологии повышения реалистичности трехмерного изображения
- 12.3 Шейдерный процессор
- 12.4 Особенности современных графических процессоров
- Глава 13. Однокристальные микроконтроллеры
- 13.1 Общая характеристика микроконтроллеров
- 13.2 Микроконтроллеры семейства avr
- Почему именно avr?
- 13.3 Общие сведения об омк avr
- 13.4 Характеристики avr-микроконтроллеров
- Глава 14. Технология производства микропроцессоров
- 14.1 Особенности производства процессоров
- 14.2 Новые технологические решения
- 14.3 Технология производства сверхбольших интегральных схем
- I. Выращивание кристалла кремния
- II. Создание проводящих областей
- III. Тестирование
- IV. Изготовление корпуса
- V. Доставка
- 14.4 Перспективы производства сбис
- Англо-русский словарь терминов и аббревиатур
- Библиографический список
- Интернет-ссылки
- 350072. Краснодар, ул. Московская, 2, кор. А.