5.2 Базовый элемент ттл-логики

5.2.1-2.2 Устройство и Функционирование

Микросхемы ТТЛ выполняются на основе биполярных транзисторов и относятся к логическим схемам насыщенного типа. Это означает, что транзисторы при изменении состояния схемы переходят в режим насыщения.

Существует много разновидностей схем ТТЛ, отличающихся быстродействием, значениями потребляемой мощности и помехоустойчивости, степенью интеграции. Схемы ТТЛ с малой и средней степенями интеграции в современной технике используются преимущественно для связи между более сложными функциональными узлами цифровых схем и при сопряжении с внешними устройствами.

Электрическая схема стандартного логического базового элемента И-НЕ представлена на рис. 1. Схему можно разделить на две части: входную, или комбинационную часть, выполненную на многоэмиттерном транзисторе Т1, которая реализует логическую операцию И, и выходную часть выполненную на транзисторах Т2 — Т4, которая реализует операцию НЕ. Интегральные многоэммитерные транзисторы могут иметь до восьми эмиттеров, поэтому логические элементы (ЛЭ) допускают подключение до восьми входных переменных. Транзисторы Т3 и Т4 выходного каскада включены по двухтактной схеме и поочередно подключают выход схемы к шине питания или к общей шине. Для управления транзисторами используется парафазный усилительный каскад на транзисторе Т2, формирующий два выходных напряжения находящихся в противофазе. Диоды D1, D2, подключенные к входам схемы служат для защиты входов от импульсных помех отрицательного знака. Диод D3 выходного каскада обеспечивает увеличение потенциала базы Т3 на величину, достаточную для того, чтобы Т3 находился в закрытом состоянии при открытом Т2.

Сопротивление R4 ограничивает значение сквозного тока через Т3 и Т4. При переходе схемы из включенного состояния в выключенное эти транзисторы на короткое время (несколько наносекунд) оказываются открытыми, так как Т4 закрывается медленнее (из-за избыточного заряда неосновных носителей в базе), чем открывается Т3. Импульс тока, который возникает в шине питания при переключении схемы, является причиной возникновения помех и может воздействовать на работу других ЛЭ, подключенных к этой шине питания.

Во включенном состоянии схемы на все ее выходы подается высокий уровень напряжения U¹_вх, при этом эмиттерные переходы Т1 закрываются, а коллекторный переход открывается. Ток коллектора Т1 втекает в базу коллектора Т2, который переходит в проводящее состоянии, и ток эмиттера Т2 создает на сопротивлении R3 разность потенциалов достаточную для открывания Т4.

Напряжение на коллекторе открытого транзистора Т2 уменьшается и Т3 закрывается. Остаточный ток I_ост закрытого транзистора Т3 создает очень низкое падение напряжения на сопротивлении r_кэ открытого Т4, значение которого составляет 1…25 Ом. На выходе схемы при отсутствии нагрузки устанавливается небольшое выходное напряжение холостого хода U⁰_вых = I_ост r_кэ. При подключении к выходу схемы N входов других ЛЭ, выходное напряжение вырастает и становится равным U⁰_вых = N r_кэ I⁰_вх, где — входной ток ЛЭ при U⁰_вх. Если хотя бы на один вход логического элемента И-НЕ или на несколько таких входов подать низкое напряжение логического уровня «0», транзистор Т1 перейдет в режим насыщения, потенциал коллектора Т1 уменьшится до значения, при котором Т2 окажется закрытым. Напряжение на коллекторе Т2 возрастет и станет достаточным для открывания Т3 и D3. Транзистор Т4 переходит в закрытое состояние, так как в отсутствии тока через R3 потенциал базы Т4 снижается почти до нуля. На выходе ЛЭ устанавливается напряжение, определяющее значение логической единицы U¹_вых. При подключении к выходу схемы N входов других ЛЭ через вывод схемы И-НЕ потечет ток I¹вых = N I¹_вх. Выходное напряжение U¹_вых будет уменьшаться при возрастании N из-за увеличения падения напряжения на открытом транзисторе Т3 и на сопротивлении R4.

- 5.2.3 Оценка основных параметров

1. Построим передаточную характеристику базового элемента U_вых(U_вх) по полученным в ходе работы результатам.

2) Пороговые напряжения схемы (соответствуют коэффициенту усиления по напряжению K_U = 1, то есть касательным к передаточной характеристике под углом 45°), ширина активной области соответственно:

U_пор⁰ = 0.76 В,

U_пор¹ = 1.32 В,

U_пор = U_пор¹ – U_пор⁰ = 0.56 В.

3) Допустимые уровни положительной и отрицательной помех на входе схемы:

U_пом⁺ = U_пор⁰ – U ⁰ = 0.75 В,

U_пор^- = U ¹ – U_пор¹ = 3.49 В.

3. Кроме того мы исследовали быстродействие логического элемента. При частотах f меньших 1 МГц частотные эффекты на работе ЛЭ незначительны. Начиная с f = 1 МГц при фронтах импульса (времени нарастания и времени спада) 10 ^-4 с наблюдаются следующие времена задержки: t _здр¹⁰ = 55 нс, t _здр⁰¹ = 19 нс. Отсюда среднее время задержки на f = 1 МГц:

t _здр = ( t _здр¹⁰ + t _здр⁰¹ ) / 2 = 37 нс.

4. Построим входную характеристику ЛЭ Iвх(Uвх), один из входов находился под высоким потенциалом, а второй плавно изменялся от 0 до 5 В.

4. Построим нагрузочные характеристики логического элемента U⁰_вых(R_н), U¹_вых(R_н).

5.2.3- 5.2.4 уровень логического нуля и уровень логической единицы

В настоящее время применяются два вида ТТЛ микросхем — с пяти и и с трёхвольтовым питанием, но, независимо от напряжения питания микросхем, логические уровни нуля и единицы на выходе этих микросхем совпадают. Поэтому дополнительного согласования между ТТЛ микросхемами обычно не требуется. Допустимый уровень напряжения на выходе цифровой ТТЛ микросхемы показан на рисунке 6.

Рисунок 6. Уровни логических сигналов на выходе цифровых ТТЛ микросхем

Как уже говорилось ранее, напряжение на входе цифровой микросхемы по сравнению с выходом обычно допускается в больших пределах. Границы уровней логического нуля и единицы для ТТЛ микросхем приведена на рисунке 7.

Рисунок 7. Уровни логических сигналов на входе цифровых ТТЛ микросхем