5.3 Ттлш-логический элемент
Для увеличения быстродействия элементов ТТЛ используются транзисторы с диодами Шоттки (транзисторы Шоттки).
Базовый логический элемент ТТЛШ. В качестве базового элемента серии микросхем К555 использован элемент И-НЕ. На рис. 3.29,а изображена схема этого элемента, а условное графическое обозначение транзистора Шоттки приведено на рис. 3.29,6. Такой транзистор эквивалентен рассмотренной выше паре из обычного транзистора и диода Шоттки. Транзистор VT4 — обычный биполярный транзистор.
Если оба входных напряжения Uвх1 и Uвх2 имеют высокий уровень, то диоды VD3 и VD4 закрыты, транзисторы VT1, VT5 открыты и на выходе имеет место напряжение низкого уровня. Если хотя бы на одном входе имеется напряжение низкого уровня, то транзисторы VT1 и VT5 закрыты, а транзисторы VT3 и VT4 открыты, и на входе имеет место напряжение низкого уровня. Полезно отметить, что транзисторы VT3 и VT4 образуют так называемый составной транзистор (схему Дарлингтона). Амплитудно-передаточная характеристика. При нулевом напряжении на входе элемента ТТЛ выходное напряжение соответствует высокому логическому уровню U1вых (точка А). Увеличение входного напряжения до величины 1,1 В соответствует закрытому состоянию сложного инвертора и практически не изменяет напряжение на выходе элемента. При напряжении на входе более 1,1 В (точка В) начинает открываться транзистор VT2, а транзисторVT4 остается закрытым, т.к. его переход база-эмиттер шунтируется резистором R3. Увеличение тока через транзистор VT2 вызывает увеличение падения напряжения на резисторах R2 и R3. Выходное напряжение эмиттерного повторителя VT3 (т.е. выходное напряжение ТТЛ элемента) уменьшается с ростом падения напряжения на R2 (участок В-С).
Увеличение падения напряжения на R3 до 0,5..0,6 В приводит к открыванию транзистора VT4 (см. точку С). Все транзисторы переходят в активный режим. Малые изменения входного напряжения ( Uвх) вызывают значительное уменьшение выходного напряжения ( Uвых). На участке C-F логический элемент работает как аналоговый усилитель с коэффициентом усиления по напряжению: Ku = Uвых / Uвх. Большинство реальных ТТЛ элементов имеют коэффициент усиления Ku в пределах от 5 до 20. Правее точки F, когда увеличение входного напряжения приводит к насыщению транзисторов VT2 и VT4, дальнейшее изменение выходного напряжения происходить не может. Этот уровень выходного напряжения называется логическим нулем ТТЛ элементов и составляет : U0вых = 0,1...0,4 В. Точка D, лежащая на пересечении передаточной характеристики с биссектрисой первого квадранта (т.е. с прямой, на которой : Uвых = Uвх), определяет пороговый уровень напряжения Uпор (примерно 1,3..1,4 Вольта), разделяющий низкий и высокий логические уровни. Расстояния между низким логическим уровнем ТТЛ (U0 = 0,4 В) и пороговым напряжением (Uпор = 1,3 В), а также между высоким логическим уровнем ТТЛ (U1 > 3 В) и пороговым напряжением называются ЗАПАСОМ ПОМЕХОУСТОЙЧИВОСТИ. Этот запас определяет максимальное напряжение помехи на входе элемента, не изменяющее логическое состояние выхода.
Для ТТЛШ элементов характеристика имеет аналогичный характер за исключением того, что выходное напряжение логического нуля U0вых = 0,4..0,6 В, что является н едостатком (следствие, уменьшенный на 0,2 Вольта запас помехоустойчивости).
Рассмотрим наиболее важные из параметров. Быстродействие характеризуют временем задержки распространения сигнала tзр и максимальной рабочей частотой Fмакс. Обратимся к идеализированным временным диаграммам, соответствующим элементу НЕ (инвертору) (рис. 3.24). Через Uвх1 и Uвых1 обозначены уровни входного и выходного напряжений, соответствующие логической единице, а через Uвх0 и Uвых0 — соответствующие логическому нулю. Различают время задержки tзр10 распространения при переключении из состояния 1 в состояние 0 и при переключении из состояния 0 в состояние 1 — tзр01,а также среднее время задержки распространения tзр, причем Время задержки принято определять по перепадам уровней 0,5DUвхи 0,5DUвых. Максимальная рабочая частота Fмакс — это частота, при которой сохраняется работоспособность схемы. Нагрузочная способность характеризуется коэффициентом объединения по входу Коб и коэффициентом разветвления по выходу Краз (иногда используют термин «коэффициент объединения по выходу»). Величина Коб — это число логических входов, величина Краз — максимальное число однотипных логических элементов, которые могут быть подключены к выходу данного логического элемента. Типичные значения их таковы: Коб = 2...8, Краз = 4...10. Для элементов с повышенной нагрузочной способностью Краз = 20...30. Помехоустойчивость в статическом режиме характеризуют напряжением Uист, которое называют статической помехоустойчивостью. Это такое максимально допустимое напряжение статической помехи на входе, при котором еще не происходит изменение выходных уровней логического элемента. Важным параметром является мощность, потребляемая микросхемой от источника питания. Если эта мощность различна для двух логических состояний, то часто указывают среднюю потребляемую мощность для этих состояний. Важными являются также следующие параметры: напряжение питания; входные пороговые напряжения высокого и низкого уровня Uвх 1порог и Uвх 0порог, соответствующие изменению состояния логического элемента; выходные напряжения высокого и низкого уровней Uвых1 и Uвых0
- 1 Основы алгебры логики
- 1.1 Понятие о логических функциях
- Функции одной и двух переменных
- 2.1Булевы функции одной переменной
- Булевы функции двух переменных
- 2.3 Понятие базиса и функционально-полного базиса
- Основные аксиомы и тождества алгебры логики
- Способы задания Булевых функций
- 3.1 Описательный способ:
- 3.2 Аналитический метод:
- 3.2.1Совершенная дизъюнктивная нормальная форма (сднф)
- 3.2.2 Совершенная конъюнктивная нормальная форма (скнф)
- 3.2.3Таблица истинности и последовательность значений наборов переменных
- 3.2.4 Геометрический способ представления функций алгебры логики (фал) (кубические комплексы)
- 3.2.5 Временные диаграммы
- 3.2.6 Функциональные схемы
- 3.2.7 Взаимные преобразования способов представления фал
- 4. Основные характеристики и параметры логических элементов
- 4.1 Цифровые устройства и их классификация (из инета)
- 4.2 Передаточные характеристики
- 4.3 Входная характеристика
- 4.4 Выходная характеристика
- 4.5 Нагрузочная способность
- 5. Базовые логические элементы
- 5.1 Структура логических элементов
- 5.1.1 Логические устройства диодной логики
- 5.1.2 Простой усилительно-формирующий каскад
- 5.1.3Сложный усилительно-формирующий каскад (двухтактный)
- 5.2 Базовый элемент ттл-логики
- 5.2.5 Модификации базовых элементов
- 5.3 Ттлш-логический элемент
- 5.3 Базовые элементы кмоп логики, преимущества
- 6. Синтез комбинационных устройств
- 6.1 Основные этапы неавтоматизированного синтеза комбинационных устройств.
- 6.2 Минимизация цифровых устройств
- 6.2.1 Аналитическая минимизация фал
- 6.2.2 Минимизация фал на основе карт Карно
- 6.2.3 Смысл и применимость методов минимизации при синтезе цифровых устройств.
- 6.3 Приведение фал к заданному базису.(и-не, или-не, и-или-не)
- Типовые комбинационные устройства
- 7.1 Типовые комбинационные цифровые устройства.
- Преобразователи кодов
- Шифраторы (кодеры) и дешифраторы (декодеры)
- Мультиплексоры и демультиплексоры (Концентраторы)
- 7.5 Сумматоры
- Компараторы кодов
- 8 Последовательностные устройства
- 8.1 Обобщённая схема последовательностного устройства
- 8.2 Понятие об автоматах Мили и Мура
- 9 Триггеры
- 9.1 Классификация
- 9.2.1 Асинхронный rs-триггер
- 9.2.2 Синхронизируемый уровнем
- 9.2.4 Двухтактный rs-триггер
- 9.3.1 Асинхронный d–триггер
- 9.3.4 Двухтактный d–триггер
- 9.4.1 Асинхронный
- 9.4.3 Синхронизируемый фронтом jk-триггер
- 9.4.4 Двухтактный jk-триггер
- 10. Типовые последовательностные устройства
- 10.1 Регистры
- 10.1.1 Классификация
- 10.2 Счетчики.
- 10.2.1 Классификация счетчиков.
- 10.2.3 Асинхронные двоичные счётчики
- 10.2.4 Суммирующие. Схема. Быстродействие
- 10.2.5 Вычитающий счетчик. Схема. Быстродействие.
- 10.2.6 Реверсивные счетчики
- 10.2.8 Счётчики с параллельным переносом
- 10.2.9 Счетчик с групповым переносом.
- 10 .3 Генератор чисел
- 10.4 Распределители импульсов
- 11.Цифрово-аналоговые преобразователи
- 11.1 Классификация цап
- 12 Аналого-цифровые преобразователи (ацп). Методы построения.
- Параллельные ацп
- Последовательно-параллельные ацп
- Ацп последовательного приближения
- Интегрирующие(равертывающего) ацп
- Следящие ацп:
- Сигма-дельта ацп
- Тема 13. Общие принципы построения и функционирования компьютеров
- 13Машина фон Неймана
- 13.1.2 Машины Гарвардского и Принстонского классов
- 13.2 Организация памяти эвм
- 13.3 Микропроцессоры
- Интерфейсы эвм
- Общая организация систем обработки данных как совокупности аппаратных и программных средств.
- 14 Локальные и глобальные вычислительные сети.
- 15 Проблемы безопасности компьютерных сетей