10.4 Распределители импульсов

Распределителем импульсов называют устройство, с помощью которого временная последовательность импульсов, поступающая на его вход, распределяется по независимым выходным цепям, или, что- то же самое, каждому числу входных импульсов соответствует сигнал 1 на выходе одной определенной цепи из N возможных. Распределитель импульсов иногда называют также регистром сдвига единицы, так как при поочередном поступлении входных импульсов сигнал 1 последовательно перемещается с одного выхода распределителя на другой.

Известно большое число различных распределителей, отличающихся как принципом действия, так и применяемыми элементами: распределители, выполненные на электромеханических элементах (релейный распределитель, шаговый искатель), распределители, выполненные на магнито-диодных и магнито-транзисторных элементах, тиратронах и др. Здесь рассматриваются только распределители, выполненные на полупроводниковых приборах.

В простейшем случае распределителем импульсов может служить одноразрядный счетчик с числом устойчивых состояний, равным числу распределяемых импульсов и числу выходов m = N. Он может быть выполнен, например, по схеме рис. 106.

Такие распределители целесообразно применять при относительно небольшом числе выходных цепей: обычно 5-10. Во многих случаях в устройствах телеуправления и различных программных устройствах автоматики применяют распределители с несколькими десятками и сотнями выходных цепей. В этом случае распределитель, выполненный по схеме рис. 106, оказывается достаточно сложным. Так, распределитель на 100 выходных цепей будет содержать 100 триггеров (200 транзисторов). Чтобы уменьшить число затрачиваемых активных приборов (транзисторов), применяют так называемые матричные распределители.

Матричный распределитель (рис.112) в общем случае состоит из многоразрядного счетчика n => 2 и m => 2) и дешифратора (иногда матричный дешифратор называют диодной матрицей, или просто матрицей). Широкое применение находят матричные распределители, выполненные на двоичных счетчиках. Такие схемы обеспечивают практически минимальную затрату транзисторов на одну выходную цепь распределителя.

Распределители могут иметь одноступенчатые, двухступенчатые или многоступенчатые дешифраторы. При небольшом числе (8, 16, 32) выходных цепей распределителя применяют одноступенчатые дешифраторы, при 32, 64 выходах и более-двухступенчатые и многоступенчатые. Следует помнить, что двоичные диодные дешифраторы при большом числе выходных цепей имеют низкий коэффициент передачи ,что снижает нагрузочную способность распределителя.

В некоторых случаях могут найти применение матричные распределители, выполненные на счетчиках с m > 2. При этом за счет некоторого увеличения расхода транзисторов можно значительно повысить выходную мощность (ток) распределителя и уменьшить расход диодов в дешифраторе.

Наибольший коэффициент передачи и минимальный расход диодов в дешифраторе можно получить в распределителе, разработанном в ЦНИИ МПС и использованном в системах телеуправления БСТ-59 и ЭСТ-62. Принципиальное отличие этих распределителей основано на применении в дешифраторе последовательной схемы совпадений (рис. 113), в которой на два входа используется один диод вместо двух в обычных диодных схемах И. Так как последовательные схемы совпадений имеют только два входа, то матричный дешифратор, выполненный на них, может быть применен только в двухразрядных счетчиках либо в последней ступени многоступенчатого дешифратора. Последовательная схема совпадения работает на принципе совпадения прямого (1) и инверсного сигналов (0). Поэтому один разряд счетчика должен работать в прямом, а второй - в инверсном коде. Например, в распределителе с двухразрядным пятеричным счетчиком и дешифратором на последовательных схемах совпадения (рис. 114) первый разряд счетчика работает в прямом коде, т. е. на активном¹ выходе счетчика имеется отрицательный потенциал (на остальных выходах в тот же момент времени будет высокий потенциал). Второй разряд счетчика работает в инверсном коде (на активном выходе имеется высокий потенциал).

_____________________ ¹ Активным называется выход счетчика, сигнал на котором (1 в прямом и 0 в инверсном коде) определяет состояние счетчика.

Рис.112. Структурная схема матричного распределителя (а) и временная диаграмма его работы (б)

Рис.113. Последовательная схема совпадений (а) и таблица состояний (б)

Нетрудно убедиться, что в каждой комбинации состояний счетчиков ток протекает только в одной выходной (нагрузочной) цепи. На рис. 114 условно стрелками показана цепь тока, когда счетчик первого разряда находится в 1-й позиции, а счетчик второго разряда в нулевой позиции.

Ток в цепи нагрузки равен току в цепи источника сигнала. Следовательно, коэффициент передачи по току дешифратора равен единице и не зависит от числа выходных цепей. Таким образом, при одном и том же допустимом токе источника сигналов ток в цепи нагрузки здесь может быть значительно больше, чем в рассмотренных выше дешифраторах (см. § 36). Затраты диодов также значительно меньше: число диодов равно числу выходных цепей.

Рис.114. Принципиальная схема последовательного дешифратора для двухразрядного пятеричного счетчика

Рис.115. Структурная схема параллельно-последовательного двухступенчатого дешифратора (а), то же с разделением цепей по импульсам и паузам (б)

Так как нагрузка в схеме (см. рис. 114) включена последовательно с источниками сигналов, то матричный дешифратор этого типа называют последовательным. Недостатком рассмотренного распределителя является сравнительно большой расход транзисторов при большом числе выходных цепей. Уменьшить затраты транзисторов можно в распределителе с двухступенчатым комбинированным параллельно-последовательным матричным дешифратором и двоичным многоразрядным счетчиком.

Двоичный счетчик (рис. 115, а) с помощью дешифратора параллельного типа (матрицы А и Б) преобразуется в двухразрядный счетчик с основанием m > 2, причем матрица А работает в прямом, а Б - в инверсном коде. На выходе этого двухразрядного счетчика устанавливается последовательный дешифратор (матрица В). Затраты транзисторов и диодов в таком распределителе оказываются небольшими, а коэффициент передачи достаточно высоким, так как затухание сигнала происходит только в дешифраторах первой ступени с небольшим числом выходов, а последовательный дешифратор второй ступени имеет K_i=1. В этом распределителе нагрузка должна иметь независимые входы, гальванически не связанные с источником питания и с нагрузками различных выходов распределителя. Такой нагрузкой могут быть, например, обмотки записи магнитных элементов с прямоугольной петлей гистерезиса и др.

В устройствах БСТ-59 и ЭСТ-62 применяется модификация рассмотренного распределителя (рис. 115, б), где с целью увеличения выходных цепей вдвое применены два дешифратора прямого кода (матрицы А и А'), подключенные к счетчику параллельно. Выходы дешифраторов А и А' связаны с дешифратором Б (инверсного кода) через независимые последовательные дешифраторы (матрицы В и В'). В матрицах А и А' имеются шинки управления. Матрица А (следовательно, и матрица В) включается в работу на импульсах тактовой серии, матрицы А' и В' - на паузах.

В табл. 24 указано количество транзисторов и диодов в различных распределителях. Для возможности сравнительной оценки данные приводятся примерно для одинакового количества выходов распределителя. Предполагается, что все распределители со счетчиками, имеющими число устойчивых состояний m > 2, выполнены на симметричных триггерах: по m триггеров в каждом разряде счетчика. Как видно из табл. 24, распределители с двоичным счетчиком и комбинированным параллельно-последовательным дешифратором отличаются как малым расходом элементов, так и высоким коэффициентом передачи по току.