10.2.4 Суммирующие. Схема. Быстродействие
Схема суммирующего счетчика с последовательным переносом приведена на рисунке 3.5.1, а. С поступлением каждого входного импульса число в счетчике увеличивается на единицу. Если в данном разряде присутствует единица, то под воздействием перепада, поступающего от предшествующего, он обнуляется, и единица переносится в следующий разряд. Если же в данном разряде ноль, то в него вписывается единица.
Рисунок 3.5.1. Суммирующий счетчик с последовательным переносом а) схема, б) условное изображение.
На рисунке 3.5.2, б представлено условное изображение 4-разрядного счетчика. На счетный С вход поступают импульсы. Логическая единица на входе К сбрасывает все разряды счетчика в ноль. По входам предварительной установки D0 – D3 в счетчик может быть записано число, его значение должно сопровождаться логической единицей на входе разрешения V. Число, занесенное в счетчик, фиксируется на его выходах двоичным кодом с «весами» разрядов 1-2-4-8. На выходе P+ появляется логическая единица с поступлением на вход 16-го импульса, т. е. вслед за тем, как предыдущими 15-ю импульсами все разряды счетчика были установлены в единицу.
Суммирующий счетчик функционирует по правилам сложения двоичных чисел. Это легко проследить по временной диаграмме, изображенной на рисунке 3.5.2, где крестиками отмечены переключающие перепады 1/0.
Рисунок 3.5.2. Временная диаграмма работы суммирующего счетчика.
Из временных диаграмм можно сделать следующие выводы:
- с наибольшей частотой переключается входной триггер счетчика;
- частота импульсов на выходе каждого триггера вдвое меньше, частоты импульсов на его входе, а n разрядов счетчика делят частоту входных импульсов в 2n раз, таким образом, счетчик является делителем числа входных импульсов с коэффициентом деления (пересчета), равным емкости счетчика Ксч;
- при поступлении на вход суммирующего счетчика 2n импульсов он переполняется: все триггеры устанавливаются в 0 (счетчик обнуляется);
- максимальное число, которое может содержать счетчик, на единицу меньше его емкости N = Ксч – 1 = 2n – 1;
- в момент, предшествующий переключению очередного разряда, все предыдущие разряды счетчика находятся в состоянии 1.
Если в счетчике использованы триггеры, переключающиеся перепадом 0/1, то вход последующего триггера нужно соединить с инверсным выходом предыдущего, на котором формируется этот перепад, когда по основному выходу триггер переключается из 1 в 0. [1]
- 1 Основы алгебры логики
- 1.1 Понятие о логических функциях
- Функции одной и двух переменных
- 2.1Булевы функции одной переменной
- Булевы функции двух переменных
- 2.3 Понятие базиса и функционально-полного базиса
- Основные аксиомы и тождества алгебры логики
- Способы задания Булевых функций
- 3.1 Описательный способ:
- 3.2 Аналитический метод:
- 3.2.1Совершенная дизъюнктивная нормальная форма (сднф)
- 3.2.2 Совершенная конъюнктивная нормальная форма (скнф)
- 3.2.3Таблица истинности и последовательность значений наборов переменных
- 3.2.4 Геометрический способ представления функций алгебры логики (фал) (кубические комплексы)
- 3.2.5 Временные диаграммы
- 3.2.6 Функциональные схемы
- 3.2.7 Взаимные преобразования способов представления фал
- 4. Основные характеристики и параметры логических элементов
- 4.1 Цифровые устройства и их классификация (из инета)
- 4.2 Передаточные характеристики
- 4.3 Входная характеристика
- 4.4 Выходная характеристика
- 4.5 Нагрузочная способность
- 5. Базовые логические элементы
- 5.1 Структура логических элементов
- 5.1.1 Логические устройства диодной логики
- 5.1.2 Простой усилительно-формирующий каскад
- 5.1.3Сложный усилительно-формирующий каскад (двухтактный)
- 5.2 Базовый элемент ттл-логики
- 5.2.5 Модификации базовых элементов
- 5.3 Ттлш-логический элемент
- 5.3 Базовые элементы кмоп логики, преимущества
- 6. Синтез комбинационных устройств
- 6.1 Основные этапы неавтоматизированного синтеза комбинационных устройств.
- 6.2 Минимизация цифровых устройств
- 6.2.1 Аналитическая минимизация фал
- 6.2.2 Минимизация фал на основе карт Карно
- 6.2.3 Смысл и применимость методов минимизации при синтезе цифровых устройств.
- 6.3 Приведение фал к заданному базису.(и-не, или-не, и-или-не)
- Типовые комбинационные устройства
- 7.1 Типовые комбинационные цифровые устройства.
- Преобразователи кодов
- Шифраторы (кодеры) и дешифраторы (декодеры)
- Мультиплексоры и демультиплексоры (Концентраторы)
- 7.5 Сумматоры
- Компараторы кодов
- 8 Последовательностные устройства
- 8.1 Обобщённая схема последовательностного устройства
- 8.2 Понятие об автоматах Мили и Мура
- 9 Триггеры
- 9.1 Классификация
- 9.2.1 Асинхронный rs-триггер
- 9.2.2 Синхронизируемый уровнем
- 9.2.4 Двухтактный rs-триггер
- 9.3.1 Асинхронный d–триггер
- 9.3.4 Двухтактный d–триггер
- 9.4.1 Асинхронный
- 9.4.3 Синхронизируемый фронтом jk-триггер
- 9.4.4 Двухтактный jk-триггер
- 10. Типовые последовательностные устройства
- 10.1 Регистры
- 10.1.1 Классификация
- 10.2 Счетчики.
- 10.2.1 Классификация счетчиков.
- 10.2.3 Асинхронные двоичные счётчики
- 10.2.4 Суммирующие. Схема. Быстродействие
- 10.2.5 Вычитающий счетчик. Схема. Быстродействие.
- 10.2.6 Реверсивные счетчики
- 10.2.8 Счётчики с параллельным переносом
- 10.2.9 Счетчик с групповым переносом.
- 10 .3 Генератор чисел
- 10.4 Распределители импульсов
- 11.Цифрово-аналоговые преобразователи
- 11.1 Классификация цап
- 12 Аналого-цифровые преобразователи (ацп). Методы построения.
- Параллельные ацп
- Последовательно-параллельные ацп
- Ацп последовательного приближения
- Интегрирующие(равертывающего) ацп
- Следящие ацп:
- Сигма-дельта ацп
- Тема 13. Общие принципы построения и функционирования компьютеров
- 13Машина фон Неймана
- 13.1.2 Машины Гарвардского и Принстонского классов
- 13.2 Организация памяти эвм
- 13.3 Микропроцессоры
- Интерфейсы эвм
- Общая организация систем обработки данных как совокупности аппаратных и программных средств.
- 14 Локальные и глобальные вычислительные сети.
- 15 Проблемы безопасности компьютерных сетей