9.1 Классификация

Интегральный триггер в общем случае состоит из статистической ячейки памяти (Б.Я.–бистабильная ячейка) и схемы управления.

Рис.1. Обобщенная схема интегрального триггера.

Бистабильная ячейка представляет собой запоминающий элемент на двух инвертирующих логических элементах с перекрестными связями. Структурные схемы и условные обозначения бистабильной ячейки в базисах И-НЕ и ИЛИ-НЕ приведены на рис.2а и 2б соответственно.

Рис.2. Функциональные схемы триггеров на логических

элементах И-НЕ (а) и ИЛИ-НЕ (б).

Триггер является парафазным или однофазным в зависимости от числа используемых выходов(2 или 1). S–set, R–reset. Для триггера в базисе И-НЕ запрещена комбинация 0,0 на входе, а для триггера на ИЛИ-НЕ  1,1. При одновременном снятии сигналов соответствующих запрещенной комбинации триггер окажется в непредсказуемом состоянии. Состояния триггеров определяются таблицами 1а и 1б соответственно.

х–неопределенное состояние.

Таблица 1а. Состояний триггера на элементах И-НЕ.

Таблица 1б. Состояний триггера на элементах ИЛИ-НЕ.

В зависимости от типа используемых элементов памяти подразделяют: статические, статико–динамические, динамические триггеры.

Триггеры, использующие статические элементы памяти могут быть статическими или динамическими. Динамические триггеры строятся в основном на МДП-транзисторах.

По способу записи входной информации триггеры делятся на асинхронные и синхронные (тактируемые).

В асинхронном триггере запись происходит при смене управляющих сигналов, то есть выходная информация в любой момент времени соответствует – выходной (с поправкой на время переходных процессов).

Если изменение состояния триггера возможно лишь при подаче на специальный вход С синхронизирующего (тактирующего) импульса, то такой триггер называют синхронным. Эти триггеры могут синхронизировать уровнем или фронтом (срезом) синхроимпульса.

Таким образом, по способу управления триггера входными и синхросигналами различают:

–управляемые уровнем синхроимпульса;

–управляемые фронтом (срезом) тактовых сигналов (для синхронизации);

– управляемые фронтом срезом информационных сигналов (для асинхронных);

– двухступенчатые (состоящие из двух триггеров–главного и вспомогательного).

Основная особенность триггеров, управляемых уровнем синхронизирующего сигнала, состоит в том, что информация на входе передается на выход во время действия уровня синхросигнала и изменение её в это время недопустимо (повлечёт изменение состояния). Помехозащищённость синхронных триггеров выше, так как помеха может повлиять на состояние триггера лишь в течении малого времени действия синхроимпульса. Применение синхронных триггеров позволяет существенно упростить цифровые устройства и их проектирование потому, что упрощается борьба с состязаниями в логических цепях.

В триггерах синхронизируемых фронтом состояние изменяется лишь один раз за время действия синхроимпульса в момент его фронта (спада). .

Двухступенчатые триггеры содержат две бистабильные ячейки со своими схемами управления. Главный триггер выполняет основную логическую функцию, а вспомогательный предназначен для последующего запоминания состояния главного триггера.

Управляющая связь между ними может осуществляться тремя способами:

– инверсией тактового импульса;

– блокировкой входов вспомогательного триггера сигналами со схемы управления главным триггером;

– блокировкой входов главного триггера сигналами управления вспомогательным триггером.

В двухступенчатых триггерах главный и вспомогательный триггеры срабатывают в различные моменты времени.

В зависимости от логической функции, выполняемой схемой управления, различают следующие основные триггеров:

RS – триггеры; Д – триггеры; ДV – триггеры; IK – триггеры; T – триггеры;

TV – триггеры.

9.2 RS–триггеры