Преобразователь аналог-цифра (ячейка д2пн2)

Ячейка Д2ПН2 предназначена для преобразования величины амплитуды двухполярного эхо-сигнала в параллельный двоичный код и для бланкирования несинхронной импульсной помехи в когерентном тракте.

Технические данные:

максимальная амплитуда входного сигнала ±3 В;

разрядность выходного хода 7;

вид выходного кода монотонно возрастающий

минус 3 В 0000000

0 В 0111111

плюс 3 В 1111111

быстродействие не хуже 1 мкс.

В ячейку входят следующие основные части:

а) однополярный преобразователь аналог-цифра ПАЦ1, в нем:

преобразователь уровней (Д16...Д18);

преобразователь ход-напряжение (Д19);

компаратор (Д20);

б) однополярный ПАЦ2, в нем:

преобразователь уровней (Д21...Д23);

преобразователь код-напряжение (Д24);

компаратор (Д25);

в) схема управления, в ней:

статический триггер (Д5-1,2);

промежуточная память (Д6...Д3);

формирователь «пробных» импульсов (Д10...Д13);

преобразователь кода (Д1...Д3);

выходная память (Д4, Д9, Д28, Д29-1);

г) ноль-индикатор (Д26);

д) схема индикации (Д15-1,2, HL1, HL2);

е) формирователь бланка НИП.

Устройство и работа

На рис. 6 приведена схема функциональная ячейки Д2ПН2. Двухполярный сигнал с устройства стробирования и фиксации (Д2ПН1) поступает одновременно на два однополярных ПАЦ и на нуль-индикатор. Один из однополярных ПАЦ (ПАЦ1) рассчитан на преобразование положительных входных сигналов, ПАЦ2 - на преобразование отрицательных входных сигналов. Один ПАЦ не влияет на работу дорого ПАЦ. Каждый из однополярных ПАЦ состоит из преобразователя код-напряжения (ПКН) и компаратора. Преобразователь аналог-цифра работает по принципу поразрядного сравнения. Преобразование производится шестью последовательными шагами следующий образом. На вход старшего разряда ПКН от схемы управления подается первый пробный импульс, что приводит к появлению на выходе ПКН соответствующего напряжения. Это напряжение с помощью компаратора сравнивается со входным сигналом. Если входной сигнал превышает выходное напряжение ПКН, то пробный импульс подтверждается в промежуточной памяти и участвует во всех следующих шагах преобразования. В другом случае пробный импульс; отменяется, и делается вывод о том, что в старшем разряде выходного кода (цифрового слова) должен быть нуль. Аналогичным образом последовательно определяться значения (единица или нуль) всех разрядов.

Значение седьмого (старшего) разряда двухполярного сигнала определяется с помощью ноль-индикатора, в котором производится сравнение входного сигнала с нулевым напряжением. Если входной сигнал положительный, то в старшем разряде будет логическая ЕДИНИЦА, в противном случае - НУЛЬ.

В схеме управления ячейки Д2ПН2 имеется две шестиразрядных промежуточных памяти. Одна память осуществляет сохранение или отмену дробных импульсов, другая необходима, для одновременной выдачи всех разрядов выходного кода. Для получения монотонно возрастающего двоичного кода от числа 0000000 к числу 1111111, при монотонном возрастании входного сигнала от минус 3В до плюс 3В предусмотрен преобразователь кода.

Ниже приводится краткое описание схемы принципиальной ячейки Д2ПН2 ЯБ3.056.197 Э3.

Шесть последовательных импульсов 1 ИМП…6 ИМП, идущих поочередно с ячейки Д2ИК20, через инверторы Д11...Д13 и преобразователи уровней Д16-Д18 и Д21...Д23 поступают на разрядные входы ПКН Д19, Д24 в качестве «пробных» ЕДИНИЦ. На компараторах Д20, Д25, выходные напряжения ПКН сравниваются с входным сигналом. Результаты сравнения через микросхему Д27-2 поступают на Д-вход пяти Д-триггеров Д6...Д8. На С-входы этих триггеров поступают тактовые импульсы 1 ИМП...5 ИМП. На Д-триггерах результаты сравнения ЕДИНИЦА или НУЛЬ запоминаются до окончания данного дискрета дальности. Импульсы с одного выхода каждого Д-триггера поступают на преобразователь кода Д1...Д3, а с другого через инверторы Д11...Д13 на разрядные входы обоих ПКН. Таким образом с помощью промежуточной памяти на Д-триггере Д6…Д8 короткие импульсы 1 ИМП…5 ИМП либо подтверждаются до конца дискрет дальности, либо заменяются нулем. (В данном случае Д-триггер задним фронтом импульса на входе С передает на выход 5 уровень, имеющийся на Д-входе, а на выход 6 - инверсию этого уровня, и эти уровни независимо от Д-входа сохраняются до заднего фронта следующего импульса на входе С).

Младший (шестой) разряд однополярных преобразователей формируется при шестом тактовом импульсе. Поскольку выходной код выдается при начале 7-го тактового импульса, то первая промежуточная память для этого разряда не требуется.

Преобразователь кодов Д1...Д3 в зависимости от состояния ноль-индикатора (т.е. от полярности входного сигнала) передает в выходную память Д4, Д9 результаты поразрядного сравнения либо инверсией, либо без нее.

Выходная память Д4, Д9 необходима в связи с тем, что при выбранном методе преобразования разряды формируются последовательно, и весь код может быть выдан лишь после окончания шестого тактового импульса. С помощи 7 Д-тригеров Д4, Д9 осуществляется выдача 7-и разрядного параллельного кода в промежутке времени между передними фронтами тактовых импульсов 7 ИМП (передний фронт выделяется на микросхеме Д14-3).

В выходной памяти осуществляется бланкирование несинхронной импульсной помехи следующим образом. Поступающий с ячейки Д2ХК26 импульс «привязывается» к 6-му тактовому импульсу с помощью Д-триггера Д29-2. Отрицательный перепад с контакта 8 Д29-2 поступает на входы Д-триггеров выходной памяти Д4-1, Д9-1, Д28-1 и на вход Д29-1 (на Д4-2, Д9-2, Д28-2 отрицательный перепад на время действия бланка поступает с микросхемы Д14-2). В результате при наличии импульса бланка НИП на выходе ячейки будет код 01111111, что соответствует нулевому входному сигналу.

Переменные резисторы R14, R36 служат для установки нуля компараторов Д20, Д25. С помощью резисторов R28, R38 осуществляется согласование амплитуды входного эхо-сигнала (по каждой полярности) с выходным напряжением ПКН (Д19, Д24) (положение осей четырех переменных резисторов устанавливается в заводских условиях).

Согласование амплитуды необходимо для сохранения младших разрядов. Потеря младших разрядов происходит в случае, когда входной сигнал больше, чем в 2 раза превышает выходной сигнал ПКН по старшему разряду.

Схема индикации позволяет оценивать состояние выходного кода при нулевом аналоговом напряжении на входе. Проверка производится при регламентных работах.