Синхронний двотактний rs–тригер.

Двотактний RS–тригер на елементах І–НЕ:

а) – схема двотактного RS–тригера; б) – умовне графічне позначення.

При передачі інформації між тригерами, яка здійснюється за спільним синхросигналом, важливо, щоб інформація в наступний в ланцюгу тригерів елемент була передана до надходження іншої інформації з попереднього елемента. Короткочасну затримку інформації при передачі забезпечує двотактний принцип обміну інформацією. Схема тригера, побудованого за цим принципом, наведена на рис. (а). Вона складається з двох однотактних RS–тригерів та інвертора в колі синхронізації. При надходженні на вхід RS–тригера синхроімпульсу С = 1 вхідна інформація заноситься тільки в перший однотактний RS–тригер, а другий тригер при цьому буде зберігати інформацію, що відноситься до попереднього періоду представлення. По закінченню дії імпульсу синхронізації (коли С = 0, а = 1) перший RS–тригер перейде в режим зберігання, а другий перепише з нього нове значення стану. На відміну від однотактних тригерів, які змінюють значення вихідного сигналу під час дії синхроімпульсу, двотактний тригер змінить свій стан тільки після закінчення дії імпульсу синхронізації. Тому з двотактних тригерів можна будувати схеми, що мають зв’язки між виходами одних тригерів і синхронними входами інших.

Для встановлення тригера в стан 0 або 1 без використання синхроімпульсів в схему введені додаткові входи і несинхронізованого встановлення. Зв’язки з цими входами показані на рис. а пунктиром.

Схеми RS–тригерів складають основу для побудови інших тригерних схем типу T–, D– і JK–тригерів.

Т–тригер.

Це тригер з лічильним входом (однорозрядний лічильник). Він може бути побудований з використанням двотактного синхронного RS–тригера. Т–тригер реалізує функцію виду

тобто одиничний вхідний сигнал Т повинен міняти стан тригера на протилежний, а нульовий – залишати стан тригера без змін.

Схеми Т–тригера:

а) – схема двотактного несинхронного Т–тригера на основі двотактного RS–тригера; б) – схема синхронного двотактного Т–тригера; в) – умовне графічне позначення двотактного синхронного Т–тригера.

Схема двотактного несинхронного Т–тригера, утвореного з RS–тригера, наведена на рис. а. В цій схемі надходження сигналу Т = 1 на вхід С призводить до запису в двотактний RS–тригер стану, протилежного попередньому. Сигнал на виході тригера зміниться тільки після завершення дії сигналу Т = 1, що виключає виникнення генерації в схемі із зворотнім зв’язком.

На рис. б представлена схема синхронного двотактного Т–тригера, а на рис. в – його умовне позначення. Одиничний вхідний сигнал Т уявляється високою напругою при С = 1. Запис інформації в тригер здійснюється при С = 1, причому зміна стану, як звичайно в двотактних тригерах, відбувається після закінчення дії імпульсу синхронізації С = 1. При Т = 1 стан тригера змінюється на протилежний, а при Т = 0 – не змінюється.

Часова діаграма роботи Т–тригера :

Як видно з часової діаграми Т–тригер можна використовувати як асинхронний тригер з лічильним входом, якщо на інформаційний вхід Т подати константу 1, а логічну змінну подавати на вхід С.

Синхронні і асинхронні тригери з лічильним входом застосовуються в цифрових пристроях і мікропроцесорних системах для побудови схем лічильників.

D–тригер.

D–тригер на основі двотактного RS–тригера:

а) – функціональна схема; б) – умовне графічне позначення.

Одним з інтегральних тригерів, що має широке використання, є D–тригер з одним входом. Найпростіший варіант побудови двотактного D–тригера показаний на рис. а. У момент дискретного часу t під дією синхросигналу інформація, що надходить на вхід D, приймається в RS–тригер, але на виході Q з’являється із затримкою на час дії синхросигналу в момент часу t +1 – Q(t + 1) = D(t). Отже D–тригер може використовуватись як синхронний елемент затримки на один такт (на час дії одного синхросигналу). Часова діаграма роботи D–тригера:

D–тригер відповідає RS–тригеру, що працює тільки в режимі встановлення, тобто або з комбінаціями сигналів R = 1 і S = 0, або з комбінаціями сигналів R = 0 і S = 1. Для організації зберігання інформації використовується вхід С (режим зберігання С = 0).

JK–тригер.

Розповсюдженим типом тригера в системах інтегральних логічних елементів є універсальний двотактний JK–тригер а) – схемна реалізація; б) – умовне позначення:

Входи J і K відповідають входам S і R  RS–тригера, тобто сигнал 1 на вході J встановлює тригер в стан 1, а сигнал 1 на вході K встановлює його в стан 0 незалежно від попереднього стану. Але на відміну від RS–тригера в JK–тригері сигнали 1 можуть одночасно прийти на входи J і K. При цьому стан тригера завжди буде змінюватись на протилежний, тобто при J = K = 1 схема поводить себе як Т–тригер з лічильним входом. Сигнали J і K можуть бути результатом кон’юнкції кількох сигналів J = J₁  J₂  J₃ і K = K₁  K₂  K₃. Крім того тригер має входи несинхронізованого встановлення  і , за допомогою яких при С = 0 тригер можна встановити в стан 1 через подачу сигналів  = 1,  = 0 або в стан 0 через подачу сигналів  = 0,  = 1.

Функцію переходів JK–тригера Q(t + 1) можна представити у вигляді булевих функцій від змінних, що відповідають попередньому стану t і вхідним сигналам тригера при = =1 (тобто сигнали на несинхронізованих входах не впливають на стан тригера):

Функціонування JK–тригера може бути описано таблицею переходів. Наводиться таблиця переходів (таблиця 4) при = =1 під дією синхронізованих входів (С = 1).

Таблиця 4. Таблиця переходів JK–тригера.

JK–тригер зручний тим, що при різних варіантах підключення його входів можна отримати схеми, що функціонують як D–, T– і RS–тригери. Схеми варіантів включення універсального JK–тригера: а) – як D–тригер; б), в) – як Т–тригер; г) – як RS–тригер