52. Эквивалентные операции и обобщенный оператор
Рассмотрим более подробно, как можно уменьшить аппаратурные затраты. Для уменьшения комбинационной схемы можно выделять эквивалентные операции и объединять их в обобщенный оператор. В качестве примера рассмотрим две микрооперации
y1: s4:= s1+s2; y2: s5:= s1+s3 +1,
где y1 и y2 – управляющие сигналы, реализующие одну и ту же функцию сложения над различными словами. В канонической структуре для реализации этих микроопераций необходимы две комбинационные схемы – два сумматора (рис. 6. 17а). Чтобы уменьшить затраты оборудования в операционном автомате, можно использовать только один сумматор(рис. 6.17б). В этом случае сумматор подключается к регистрам s2 s3 управляемыми шинами, с помощью которых вход А1 сумматора соединяется с регистром s2или s3. Когда выполняется микрооперация y1, на вход А1 поступает значение s2, а при выполнении микрооперации y2 – значение s3. Аналогичным образом константа 1 поступает на вход А2 сумматора только при выполнении микрооперации y2. Таким образом, одна комбинационная схема может использоваться для выполнения нескольких микроопераций, эквивалентных в смысле реализованных функций. За счет этого могут быть уменьшены затраты оборудования в операционном автомате. Использование одной комбинационной схемы для выполнения нескольких микроопераций исключает совместимость этих микроопераций. Так, функционально совместимые микрооперации в структуре (рис. 6.17а) могут выполняться в одном такте и становятся несовместимыми в структуре (рис. 6.17б), т.е. могут выполняться только в различных тактах. Если в функциональной микропрограмме микрооперации y1 и y2 использовались совместно в одной операторной вершине, то при использовании структуры (рис. 6.17б) время операции увеличивается из-за структурных ограничений на совместимость этой пары микроопераций. Таким образом, экономия оборудования может повлечь увеличение времени выполнения операций.
Рисунок 6.17 – Реализация эквивалентных микроопераций
Микрооперации b S1:=m(S2,…,S) и SI:=m(S2,…,Sq) считаются эквивалентными, когда операторы содержат одну и ту же функцию m, т.е. функции в операторах имеют одинаковые имена.
Эквивалентность устанавливается следующим образом.
Двоичные выражения C1*C2*…*Cp и C1*C2*…*Cq , где C ,C - аргументы, представляемые словами, их инверсиями и константами; * - знаки двоичных операций называются эквивалентными, если одно из двоичных выражений может быть приведено к другому путём:
-
замены слова С словом С или инверсией ТС;
-
замены слова С константой (в том числе и нулём) и наоборот;
-
замены одних констант другими, в том числе и нулевыми;
-
равносильными преобразованиями выражения C1*C2*…*Cp.
Эквивалентным микрооперациям у1 и у2 соответствует обобщённый оператор S:= S1 + A1 + A2, где
- 1. Двоичные сигналы в цифровой технике
- 2. Интегральные технологии
- 3. Переключательные схемы. Логические элементы и (and), или (or), не (not)
- 4. Переключательные схемы. Логические элементы и-не (nand) или-не (nor) исключающее или (xor), эквивалентность (xnor), буфер
- 5. Ассоциативность функций и (and), или (or), и-не (nand) или-не (nor), xor, xnor.
- 6. Степени интеграции микросхем. Позитивная и негативная логика
- 7. Операции кубического исчисления конъюнкция (and), дизъюнкция (or), исключающее или (xor)
- 8. Операции кубического исчисления пересечение, объединение и дополнение
- 9. Кубические покрытия элементов и (and), или (or), и-не (nand) или-не (nor), xor, xnor (доделать!!!)
- 10. Два подхода в минимизации систем булевых функций
- 11. Автоматизация проектирования
- 12. Сумматоры
- 13. Мультиплексоры
- 14. Демультиплексоры
- 15. Дешифраторы
- 16. Шифраторы
- 17. Программируемые логические матрицы (плм или pla)
- 18. Программируемая матричная логика (пмл или pal)
- 19. Универсальные логические модули на основе мультиплексоров (lut)
- 20. Асинхронные триггеры: rs-триггер, r*s*-триггер
- 21. Асинхронные триггеры: jk-триггер, j*k*-триггер
- 22. Асинхронные триггеры: d-триггер, vd-триггер, т-триггер
- 23. Синхронные триггеры
- 24. Одноступенчатые и двухступенчатые триггеры
- 25. Параллельные регистры. Последовательные регистры
- 26. Последовательно-параллельные регистры
- 27. Синтез триггеров на базе других триггеров (доделать!!!)
- 28. Определение абстрактного цифрового автомата
- 29. Автомат Мили
- 30. Автомат Мура
- 32. Задание автомата графом переходов
- 33. Табличный способ задания автоматов
- 34. Автоматная лента
- 35. Задание автомата деревом функционирования
- 36. Матричный способ представления автомата
- 37. Алгоритм трансформации автомата Мура в автомат Мили
- 38. Алгоритм перехода от автомата Мили к автомату Мура
- 39. Концепция операционного и управляющего автомата
- 40. Принцип микропрограммного управления
- 41. Содержательные и закодированные гса
- 42. Канонический метод структурного синтеза сложного цифрового автомат
- 43. Канонический метод синтеза микропрограммных автоматов Мили
- 44. Кодирование состояний автоматов с целью минимизации аппаратурных затрат
- 45. Противогоночное кодирование состояний автоматов. Кодирование состояний автоматов, реализуемых на плис
- 46. Канонический метод синтеза микропрограммных автоматов Мура
- 47. Vhdl-модель управляющего автомата Мили
- 48. Vhdl-модель управляющего автомата Мура
- 49. Vhdl-модель операционного автомата
- 50. Синтез канонической структуры операционного автомата
- 51. Характеристики операционного автомата. Явление гонок в операционных автоматах
- 52. Эквивалентные операции и обобщенный оператор
- 53. Операционный автомат типа I
- 54. Операционный автомат типа м
- 55. Оа типа im с параллельной комбинационной частью
- 56. Оа типа im с последовательной комбинационной частью
- 57. Операционный автомат типа s
- 58. Дребезг механических переключателей и метод его устранения
- 59. Делитель частоты