22. Асинхронные триггеры: d-триггер, vd-триггер, т-триггер
Асинхронные триггеры – триггеры, у которых переход в новое состояние вызывается изменениями информационных входных сигналов. Т.е. без тактирующих или синхронизирующих сигналов.
Триггером типа D (Delay - задержка) называется триггер с двумя устойчивыми состояниями равновесия и одним информационным входом D (рис. 3.13). Значения, поступающие на вход D, записываются на выход Q, т.е. триггер работает как повторитель.
Рисунок 3.13 – Условное обозначение асинхронного D -триггера
Полная таблица переходов (таблица 3.16), с помощью которой можно построить сокращенную таблицу переходов (таблица 3.17).
Таблица 3.16 – Полная таблица переходов D-триггера
t | t+1 | ||
D | Q | Q |
|
0 | 0 | 0 |
|
0 | 1 | 0 |
|
1 | 0 | 1 |
|
1 | 1 | 1 |
|
Получим сокращенную таблицу переходов (таблица 3.17).
Таблица 3.17 – Сокращенная таблица переходов D-триггера
D | Q(t+1) |
0 | 0 |
1 | 1 |
Матрица переходов представлена в таблице 3.18.
Таблица 3.18 – Матрица переходов D -триггера
Q(t)-Q(t+1) | D |
0-0 | 0 |
0-1 | 1 |
1-0 | 0 |
1-1 | 1 |
VD-триггер
Часто D-триггер используется с дополнительным разрешающим входом V. В таком исполнении он называется VD-триггером. Когда на вход V подается сигнал «0», триггер хранит свое внутреннее состояние, когда на вход V подается сигнал «1», триггер работает как D-триггер (рис. 3.14).
Рисунок 3.14 – Условное обозначение асинхронного VD-триггера
Таблица 3.19 – Полная таблица переходов VD-триггера
t | t+1 | |||
V | D | Q | Q |
|
0 | 0 | 0 | 0 | 1 |
0 | 0 | 1 | 1 | 4 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 1 | 4 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 0 | 3 |
1 | 1 | 0 | 1 | 2 |
1 | 1 | 1 | 1 | 4 |
Получим сокращенную таблицу переходов (таблица 3.20).
Таблица 3.20 – Сокращенная таблица переходов VD-триггера
V | D | Q(t+1) |
0 | 0 | Q(t) |
0 | 1 | Q(t) |
1 | 0 | 0 |
1 | 1 | 1 |
В таблице 3.21 представлена дополнительная таблица переходов.
Таблица 3.21 – Дополнительная таблица переходов VD -триггера
Вход | 1 «0-0» | 2 «0-1» | 3 «1-0» | 4 «1-1» |
V | 0 0 1 | 1 | 1 | 0 0 1 |
D | 0 1 0 | 1 | 0 | 0 1 1 |
Для построения матрицы переходов VD-триггера найдем общую зависимость сигналов на входах V и D путем перехода к символической записи и использования формулы разложения булевых функций на соответствующих переходах:
|
| «0-0» |
|
| |
V | 00 | 1 | | ||
D | 01 | 0 |
| 0 |
Для перехода «0-0» будем иметь: V = b1; D = ;
«0-1» | |
V | 1 |
D | 1 |
Для перехода «0-1» будем иметь: V = 1; D = 1;
«1-0» | |
V | 1 |
D | 0 |
Для перехода «1-0» будем иметь: V = 1; D = 0;
|
| «0-0» |
|
| |
V | 00 | 1 | | ||
D | 01 | 1 |
| 1 |
Для перехода «1-1» будем иметь: V = b3; D = ;
Матрица переходов представлена в таблице 3.22.
Таблица 3.22 – Матрица переходов VD -триггера
Q(t)-Q(t+1) | V | D |
0-0 | b1 | |
0-1 | 1 | 1 |
1-0 | 1 | 0 |
1-1 | b3 |
Т-триггер
T-триггер работает следующим образом: если на вход T подается сигнал «0», триггер хранит свое внутреннее состояние, если на вход T подается сигнал «1», триггер инвертирует свое внутреннее состояние. Т.е. он работает как кнопка торшера. Но для установки триггера в начальное состояние одного T-входа недостаточно. Т-триггер реализуется с установочным входом R (входом асинхронной установки). В таком исполнении он называется RT-триггером (или просто Т-триггером). Когда на вход R подается сигнал «1», триггер устанавливается в ноль, когда на вход R подается сигнал «0», триггер выполняет свою обычную функцию (рис. 3.15).
Рисунок 3.15 – Условное обозначение асинхронного RT-триггера
Таблица 3. 23 – Полная таблица переходов RT-триггера
t | t+1 | |||
R | T | Q | Q |
|
0 | 0 | 0 | 0 | 1 |
0 | 0 | 1 | 1 | 4 |
0 | 1 | 0 | 1 | 2 |
0 | 1 | 1 | 0 | 3 |
1 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 0 | 3 |
1 | 1 | 0 | 0 | 1 |
1 | 1 | 1 | 0 | 3 |
Получим сокращенную таблицу переходов (таблица 3.24).
Таблица 3.24 – Сокращенная таблица переходов RT -триггера
R | T | Q(t+1) |
0 | 0 | Q(t) |
0 | 1 | |
1 | 0 | 0 |
1 | 1 | 0 |
В таблице 3.25 представлена дополнительная таблица переходов.
Таблица 3.25 – Дополнительная таблица переходов RT -триггера
Вход | 1 «0-0» | 2 «0-1» | 3 «1-0» | 4 «1-1» |
R | 0 1 1 | 0 | 0 1 1 | 0 |
T | 0 0 1 | 1 | 1 0 1 | 0 |
Для построения матрицы переходов RT-триггера найдем общую зависимость сигналов на входах R и T путем перехода к символической записи и использования формулы разложения булевых функций на соответствующих переходах:
|
| «0-0» |
|
| |
R | 0 | 11 | | ||
T | 0 | 01 |
| 0 |
Для перехода «0-0» будем иметь: R = b1; D = ;
«0-1» | |
R | 0 |
T | 1 |
Для перехода «0-1» будем иметь: R = 0; T = 1;
|
| «0-0» |
|
| |
R | 0 | 11 | | ||
T | 1 | 01 |
| 1 |
Для перехода «1-0» будем иметь: R = b3; T = ;
«1-0» | |
R | 0 |
T | 0 |
Для перехода «1-1» будем иметь: R = 0; T = 0;
Матрица переходов представлена в таблице 3.26.
Таблица 3.26 – Матрица переходов RT -триггера
Q(t)-Q(t+1) | R | T |
0-0 | b1 | |
0-1 | 0 | 1 |
1-0 | b3 | |
1-1 | 0 | 0 |
- 1. Двоичные сигналы в цифровой технике
- 2. Интегральные технологии
- 3. Переключательные схемы. Логические элементы и (and), или (or), не (not)
- 4. Переключательные схемы. Логические элементы и-не (nand) или-не (nor) исключающее или (xor), эквивалентность (xnor), буфер
- 5. Ассоциативность функций и (and), или (or), и-не (nand) или-не (nor), xor, xnor.
- 6. Степени интеграции микросхем. Позитивная и негативная логика
- 7. Операции кубического исчисления конъюнкция (and), дизъюнкция (or), исключающее или (xor)
- 8. Операции кубического исчисления пересечение, объединение и дополнение
- 9. Кубические покрытия элементов и (and), или (or), и-не (nand) или-не (nor), xor, xnor (доделать!!!)
- 10. Два подхода в минимизации систем булевых функций
- 11. Автоматизация проектирования
- 12. Сумматоры
- 13. Мультиплексоры
- 14. Демультиплексоры
- 15. Дешифраторы
- 16. Шифраторы
- 17. Программируемые логические матрицы (плм или pla)
- 18. Программируемая матричная логика (пмл или pal)
- 19. Универсальные логические модули на основе мультиплексоров (lut)
- 20. Асинхронные триггеры: rs-триггер, r*s*-триггер
- 21. Асинхронные триггеры: jk-триггер, j*k*-триггер
- 22. Асинхронные триггеры: d-триггер, vd-триггер, т-триггер
- 23. Синхронные триггеры
- 24. Одноступенчатые и двухступенчатые триггеры
- 25. Параллельные регистры. Последовательные регистры
- 26. Последовательно-параллельные регистры
- 27. Синтез триггеров на базе других триггеров (доделать!!!)
- 28. Определение абстрактного цифрового автомата
- 29. Автомат Мили
- 30. Автомат Мура
- 32. Задание автомата графом переходов
- 33. Табличный способ задания автоматов
- 34. Автоматная лента
- 35. Задание автомата деревом функционирования
- 36. Матричный способ представления автомата
- 37. Алгоритм трансформации автомата Мура в автомат Мили
- 38. Алгоритм перехода от автомата Мили к автомату Мура
- 39. Концепция операционного и управляющего автомата
- 40. Принцип микропрограммного управления
- 41. Содержательные и закодированные гса
- 42. Канонический метод структурного синтеза сложного цифрового автомат
- 43. Канонический метод синтеза микропрограммных автоматов Мили
- 44. Кодирование состояний автоматов с целью минимизации аппаратурных затрат
- 45. Противогоночное кодирование состояний автоматов. Кодирование состояний автоматов, реализуемых на плис
- 46. Канонический метод синтеза микропрограммных автоматов Мура
- 47. Vhdl-модель управляющего автомата Мили
- 48. Vhdl-модель управляющего автомата Мура
- 49. Vhdl-модель операционного автомата
- 50. Синтез канонической структуры операционного автомата
- 51. Характеристики операционного автомата. Явление гонок в операционных автоматах
- 52. Эквивалентные операции и обобщенный оператор
- 53. Операционный автомат типа I
- 54. Операционный автомат типа м
- 55. Оа типа im с параллельной комбинационной частью
- 56. Оа типа im с последовательной комбинационной частью
- 57. Операционный автомат типа s
- 58. Дребезг механических переключателей и метод его устранения
- 59. Делитель частоты