1. Двоичные сигналы в цифровой технике
Бинарные сигналы в современной цифровой технике представляются потенциальным способом, т. е. постоянным напряжением высокого и низкого уровня. Высокий уровень напряжения соответствует логической 1, низкий уровень соответствует логическому 0. Например, определенные цифровые системы могут определят логическую 1 как сигнал с номинальным значением 3 В, а логический 0 как сигнал с номинальным значением 0 В.
Как показано на рис. 1.1, каждый уровень напряжения имеет допустимое отклонение от номинала. Промежуточная область между разрешенными границами пересекается только в процессе перехода от одного уровня к другому. Входы цифровых схем получают двоичные сигналы, напряжение которых лежит в областях допустимого отклонения, равно как и значения, формируемые на выходах схем.
Рисунок 1.1 – Пример представления двоичного сигнала
В цифровых устройствах переменные и соответствующие им сигналы изменяются не непрерывно, а лишь в дискретные моменты времени, обозначаемые целыми неотрицательными числами: 0, 1, 2, …, i, … Временной интервал между соседними моментами дискретного времени называется тактом. Во многих случаях цифровые устройства содержат специальный блок, вырабатывающий синхронизирующие сигналы (синхроимпульсы), отмечающие моменты дискретного времени. На рис. 1.2 изображен пример временной диаграммы для некоторого сигнала А.
Рисунок 1.2 - Пример временной диаграммы
Изменение сигнала А показано на протяжении пяти тактов (Т1 – Т5). Сигнал А принимает значение логического 0 на тактах Т2, Т3, Т5, и логической 1 на тактах Т1, Т4. U – напряжение, t – время.
Здесь не указывается значение напряжения (и далее мы будем абстрагироваться от него), поскольку для разных схем оно может быть разным. Это зависит от технологии, по которой выполнена интегральная схема и от ее типа.
- 1. Двоичные сигналы в цифровой технике
- 2. Интегральные технологии
- 3. Переключательные схемы. Логические элементы и (and), или (or), не (not)
- 4. Переключательные схемы. Логические элементы и-не (nand) или-не (nor) исключающее или (xor), эквивалентность (xnor), буфер
- 5. Ассоциативность функций и (and), или (or), и-не (nand) или-не (nor), xor, xnor.
- 6. Степени интеграции микросхем. Позитивная и негативная логика
- 7. Операции кубического исчисления конъюнкция (and), дизъюнкция (or), исключающее или (xor)
- 8. Операции кубического исчисления пересечение, объединение и дополнение
- 9. Кубические покрытия элементов и (and), или (or), и-не (nand) или-не (nor), xor, xnor (доделать!!!)
- 10. Два подхода в минимизации систем булевых функций
- 11. Автоматизация проектирования
- 12. Сумматоры
- 13. Мультиплексоры
- 14. Демультиплексоры
- 15. Дешифраторы
- 16. Шифраторы
- 17. Программируемые логические матрицы (плм или pla)
- 18. Программируемая матричная логика (пмл или pal)
- 19. Универсальные логические модули на основе мультиплексоров (lut)
- 20. Асинхронные триггеры: rs-триггер, r*s*-триггер
- 21. Асинхронные триггеры: jk-триггер, j*k*-триггер
- 22. Асинхронные триггеры: d-триггер, vd-триггер, т-триггер
- 23. Синхронные триггеры
- 24. Одноступенчатые и двухступенчатые триггеры
- 25. Параллельные регистры. Последовательные регистры
- 26. Последовательно-параллельные регистры
- 27. Синтез триггеров на базе других триггеров (доделать!!!)
- 28. Определение абстрактного цифрового автомата
- 29. Автомат Мили
- 30. Автомат Мура
- 32. Задание автомата графом переходов
- 33. Табличный способ задания автоматов
- 34. Автоматная лента
- 35. Задание автомата деревом функционирования
- 36. Матричный способ представления автомата
- 37. Алгоритм трансформации автомата Мура в автомат Мили
- 38. Алгоритм перехода от автомата Мили к автомату Мура
- 39. Концепция операционного и управляющего автомата
- 40. Принцип микропрограммного управления
- 41. Содержательные и закодированные гса
- 42. Канонический метод структурного синтеза сложного цифрового автомат
- 43. Канонический метод синтеза микропрограммных автоматов Мили
- 44. Кодирование состояний автоматов с целью минимизации аппаратурных затрат
- 45. Противогоночное кодирование состояний автоматов. Кодирование состояний автоматов, реализуемых на плис
- 46. Канонический метод синтеза микропрограммных автоматов Мура
- 47. Vhdl-модель управляющего автомата Мили
- 48. Vhdl-модель управляющего автомата Мура
- 49. Vhdl-модель операционного автомата
- 50. Синтез канонической структуры операционного автомата
- 51. Характеристики операционного автомата. Явление гонок в операционных автоматах
- 52. Эквивалентные операции и обобщенный оператор
- 53. Операционный автомат типа I
- 54. Операционный автомат типа м
- 55. Оа типа im с параллельной комбинационной частью
- 56. Оа типа im с последовательной комбинационной частью
- 57. Операционный автомат типа s
- 58. Дребезг механических переключателей и метод его устранения
- 59. Делитель частоты