19. Универсальные логические модули на основе мультиплексоров (lut)
Универсальные логические модули (УЛМ) на основе мультиплексоров используются для реализации комбинационных схем. Универсальность их состоит в том, что для заданного числа аргументов можно настроить УЛМ на любую функцию.
Первый способ реализации очевиден. Для использования мультиплексора в качестве УЛМ следует изменить назначение его входов (рис. 2.88). На адресные входы мультиплексора необходимо подавать переменные – аргументы функции, а на информационные входы – сигналы настройки. Действительно, каждому набору аргументов соответствует передача на выход одного из сигналов настройки. Если этот сигнал является значением функции на данном наборе аргументов, то задача решена. Разным функциям будут соответствовать разные коды настройки. Настройка осуществляется константами 0 и 1. Для данного способа используются мультиплексоры из 2n в 1, где n - число адресных входов.
Рисунок 2.88 – Схема использования мультиплексора в качестве УЛМ
На рис. 2.89 показана реализация функции F1, представленной в таблице 2.21.
Таблица 2.21 – Таблица истинности F1
x1 | x2 | F1 |
0 | 0 | 0 |
0 | 1 | 1 |
1 | 0 | 1 |
1 | 1 | 0 |
Рисунок 2.89 – Реализация функции F1 на УЛМ
Второй способ настройки УЛМ – пирамидальная структура. В данном случае используются пирамидально соединенные мультиплексоры из 2 в 1. Для функции n переменных необходимо n ярусов мультиплексоров. Каждому ярусу соответствует один аргумент функции. Аргументы подаются на адресные входы мультиплексоров. На рис. 2.90 представлена структура для двух переменных.
Рисунок 2.90 – Пирамидальная структура УЛМ для реализации функции двух переменных
Реализации функции , представленной в таблице 2.22, изображена на рис. 2.91.
Таблица 2.22 – Таблица истинности F1
x1 | x2 | f1 |
0 | 0 | 1 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 1 |
Рисунок 2.91 – Реализация функции f1 (x1,x2) на УЛМ
Пирамидальная структура УЛМ для реализации функции трех переменных представлена на рис. 2.92.
Рисунок 2.92 – Пирамидальная структура УЛМ для реализации функции трех переменных
Пирамидальные блоки УЛМ в составе FPGA называют LUT (look-up table) – таблицей преобразования.
FPGA (Field Programmable Gate Array) – программируемая пользователем вентильная матрица (классическая FPGA) это энергозависимая ПЛИС. Понятие энергозависимости означает, что при отключении питания все настройки ПЛИС сбрасываются и при включении питания необходимо программировать ПЛИС снова и так каждый раз при включении питания. Часто на платах, где располагаются FPGA, устанавливается небольшая микросхема памяти – программируемое постоянное запоминающее устройство (ППЗУ) или Programmable Read-Only Memory (PROM). Это устройство постоянно хранит информацию, необходимую для прошивки FPGA, которая загружается в FPGA при каждом включении питания.
- 1. Двоичные сигналы в цифровой технике
- 2. Интегральные технологии
- 3. Переключательные схемы. Логические элементы и (and), или (or), не (not)
- 4. Переключательные схемы. Логические элементы и-не (nand) или-не (nor) исключающее или (xor), эквивалентность (xnor), буфер
- 5. Ассоциативность функций и (and), или (or), и-не (nand) или-не (nor), xor, xnor.
- 6. Степени интеграции микросхем. Позитивная и негативная логика
- 7. Операции кубического исчисления конъюнкция (and), дизъюнкция (or), исключающее или (xor)
- 8. Операции кубического исчисления пересечение, объединение и дополнение
- 9. Кубические покрытия элементов и (and), или (or), и-не (nand) или-не (nor), xor, xnor (доделать!!!)
- 10. Два подхода в минимизации систем булевых функций
- 11. Автоматизация проектирования
- 12. Сумматоры
- 13. Мультиплексоры
- 14. Демультиплексоры
- 15. Дешифраторы
- 16. Шифраторы
- 17. Программируемые логические матрицы (плм или pla)
- 18. Программируемая матричная логика (пмл или pal)
- 19. Универсальные логические модули на основе мультиплексоров (lut)
- 20. Асинхронные триггеры: rs-триггер, r*s*-триггер
- 21. Асинхронные триггеры: jk-триггер, j*k*-триггер
- 22. Асинхронные триггеры: d-триггер, vd-триггер, т-триггер
- 23. Синхронные триггеры
- 24. Одноступенчатые и двухступенчатые триггеры
- 25. Параллельные регистры. Последовательные регистры
- 26. Последовательно-параллельные регистры
- 27. Синтез триггеров на базе других триггеров (доделать!!!)
- 28. Определение абстрактного цифрового автомата
- 29. Автомат Мили
- 30. Автомат Мура
- 32. Задание автомата графом переходов
- 33. Табличный способ задания автоматов
- 34. Автоматная лента
- 35. Задание автомата деревом функционирования
- 36. Матричный способ представления автомата
- 37. Алгоритм трансформации автомата Мура в автомат Мили
- 38. Алгоритм перехода от автомата Мили к автомату Мура
- 39. Концепция операционного и управляющего автомата
- 40. Принцип микропрограммного управления
- 41. Содержательные и закодированные гса
- 42. Канонический метод структурного синтеза сложного цифрового автомат
- 43. Канонический метод синтеза микропрограммных автоматов Мили
- 44. Кодирование состояний автоматов с целью минимизации аппаратурных затрат
- 45. Противогоночное кодирование состояний автоматов. Кодирование состояний автоматов, реализуемых на плис
- 46. Канонический метод синтеза микропрограммных автоматов Мура
- 47. Vhdl-модель управляющего автомата Мили
- 48. Vhdl-модель управляющего автомата Мура
- 49. Vhdl-модель операционного автомата
- 50. Синтез канонической структуры операционного автомата
- 51. Характеристики операционного автомата. Явление гонок в операционных автоматах
- 52. Эквивалентные операции и обобщенный оператор
- 53. Операционный автомат типа I
- 54. Операционный автомат типа м
- 55. Оа типа im с параллельной комбинационной частью
- 56. Оа типа im с последовательной комбинационной частью
- 57. Операционный автомат типа s
- 58. Дребезг механических переключателей и метод его устранения
- 59. Делитель частоты