58. Дребезг механических переключателей и метод его устранения
Если синхросигнал подавать с переключателя или кнопки, мы тоже не сможем наблюдать пошаговую работу автомата, поскольку кнопки и переключатель дает на вход схемы не чистый сигнал, а сигнал с дребезгом (точнее сигнал, вызываемый дребезгом механических контактов), т.е. с многократным изменением сигнала в течение короткого времени (рис. 5.29). Это многократное изменение сигнала образует множество фронтов, по которым автомат сможет переключиться не один раз.
Рисунок 5.29 – Дребезг механических переключателей
Для выхода из положения необходимо использовать стробирующий сигнал, разрешающий синхронизацию. Его нужно подавать с переключателя или кнопки, а синхросигнал подключать с генератора. Поскольку период синхросигнала значительно меньше времени нажатия кнопки или переключателя, то за одно нажатие (подачу сигнала разрешения синхронизации) или переключение автомат может перейти в t+1 состояние много раз, и мы не сможем наблюдать его пошаговую работу. Поэтому нужна схема, формирующая на выходе единичный импульс в течение одного синхротакта для разрешения синхронизации (внутренний строб). Эта схема должна также учитывать, что внешний строб сигнал, подаваемый с переключателя или кнопки, тоже имеет дребезг. Таким образом, необходима антидребезговая схема для формирования единичного импульса (внутреннего строба), подаваемого на автомат по нажатию кнопки или переключателя (внешнего строба). Ниже на рис. 5.30 представлена временная диаграмма, иллюстрирующая данную идею. Здесь AD –антидребезговая схема, En – внешний строб, EnFSM – внутренний строб.
Рисунок 5.30– Формирование внутреннего строба
Структура антидребезговой схемы и поясняющие ее работу временные диаграммы представлены на рис. 5.31. Временные диаграммы приведены с учетом задержек срабатывания элементов.
Период синхроимпульса должен быть больше времени дребезга. Если передний фронт синхроимпульса Clk поступит в момент дребезга, значение 0 или 1 будет сохранено в триггере в момент t1. При наличии 0 единица будет получена при следующем активном фронте синхроимпульса (t2). Поэтому сигнал S1 является беспомеховой и синхронизированной версией сигнала AD_in.
Рисунок 5.31 – Антидребезговая схема и ее временные диаграммы с учетом задержек
Тем не менее, возможность ошибки существует, если изменение сигнала AD_in будет близко к активному фронту синхроимпульса, что приведет к нарушению времени установки и хранения. В таком случае выход триггера может начать генерировать или выдать неправильный результат. Хотя такая ситуация встречается редко, лучше исключить ее, добавив еще один триггер S2, который хранит задержанное на один такт значение входного сигнала и позволяет обнаружить его изменение. Сигнал AD_out в течение одного синхротакта равен 1, если на входе AD_in произошло изменение значения с 0 на 1. На диаграмме сигналы S1 и S2 приведены для случая, когда на S0 захватывается 0 во время дребезга.
- 1. Двоичные сигналы в цифровой технике
- 2. Интегральные технологии
- 3. Переключательные схемы. Логические элементы и (and), или (or), не (not)
- 4. Переключательные схемы. Логические элементы и-не (nand) или-не (nor) исключающее или (xor), эквивалентность (xnor), буфер
- 5. Ассоциативность функций и (and), или (or), и-не (nand) или-не (nor), xor, xnor.
- 6. Степени интеграции микросхем. Позитивная и негативная логика
- 7. Операции кубического исчисления конъюнкция (and), дизъюнкция (or), исключающее или (xor)
- 8. Операции кубического исчисления пересечение, объединение и дополнение
- 9. Кубические покрытия элементов и (and), или (or), и-не (nand) или-не (nor), xor, xnor (доделать!!!)
- 10. Два подхода в минимизации систем булевых функций
- 11. Автоматизация проектирования
- 12. Сумматоры
- 13. Мультиплексоры
- 14. Демультиплексоры
- 15. Дешифраторы
- 16. Шифраторы
- 17. Программируемые логические матрицы (плм или pla)
- 18. Программируемая матричная логика (пмл или pal)
- 19. Универсальные логические модули на основе мультиплексоров (lut)
- 20. Асинхронные триггеры: rs-триггер, r*s*-триггер
- 21. Асинхронные триггеры: jk-триггер, j*k*-триггер
- 22. Асинхронные триггеры: d-триггер, vd-триггер, т-триггер
- 23. Синхронные триггеры
- 24. Одноступенчатые и двухступенчатые триггеры
- 25. Параллельные регистры. Последовательные регистры
- 26. Последовательно-параллельные регистры
- 27. Синтез триггеров на базе других триггеров (доделать!!!)
- 28. Определение абстрактного цифрового автомата
- 29. Автомат Мили
- 30. Автомат Мура
- 32. Задание автомата графом переходов
- 33. Табличный способ задания автоматов
- 34. Автоматная лента
- 35. Задание автомата деревом функционирования
- 36. Матричный способ представления автомата
- 37. Алгоритм трансформации автомата Мура в автомат Мили
- 38. Алгоритм перехода от автомата Мили к автомату Мура
- 39. Концепция операционного и управляющего автомата
- 40. Принцип микропрограммного управления
- 41. Содержательные и закодированные гса
- 42. Канонический метод структурного синтеза сложного цифрового автомат
- 43. Канонический метод синтеза микропрограммных автоматов Мили
- 44. Кодирование состояний автоматов с целью минимизации аппаратурных затрат
- 45. Противогоночное кодирование состояний автоматов. Кодирование состояний автоматов, реализуемых на плис
- 46. Канонический метод синтеза микропрограммных автоматов Мура
- 47. Vhdl-модель управляющего автомата Мили
- 48. Vhdl-модель управляющего автомата Мура
- 49. Vhdl-модель операционного автомата
- 50. Синтез канонической структуры операционного автомата
- 51. Характеристики операционного автомата. Явление гонок в операционных автоматах
- 52. Эквивалентные операции и обобщенный оператор
- 53. Операционный автомат типа I
- 54. Операционный автомат типа м
- 55. Оа типа im с параллельной комбинационной частью
- 56. Оа типа im с последовательной комбинационной частью
- 57. Операционный автомат типа s
- 58. Дребезг механических переключателей и метод его устранения
- 59. Делитель частоты