15. Дешифраторы
Комбинационная логическая схема, преобразующая поступающий на её входы двоичный позиционный код в активный сигнал только на одном из выходов (унитарный код), называется дешифратором (от английского decoder). Если количество двоичных разрядов дешифрируемого кода обозначить через n, то число выходов дешифратора равно 2n. На рисунке 2.79 изображен дешифратор из 2 в 4. Слева – входы 1, 2 – степени двойки, условно будем их обозначать D1, D2 далее для удобства. V – стробирующий вход. Справа – выходы 0, 1, 2, 3 – десятичный эквивалент подаваемого на входы кода, для удобства будем далее их обозначать Q0, Q1, Q2, Q3.
Рисунок 2.79 – Условное обозначение дешифратора 2 в 4
Функции дешифратора представлены в таблице 2.19.
Таблица 2.19 – Таблица истинности DC 2 в 4
-
D2, D1
Q0, Q1, Q2, Q3.
2 1
0 1 2 3
0 0
1 0 0 0
0 1
0 1 0 0
1 0
0 0 1 0
1 1
0 0 0 1
Записав МДНФ для каждой функции выхода, получим следующие уравнения:
,
,
,
.
С учетом стробирующего сигнала уравнения имеют следующий вид:
,
,
,
.
В ЭВМ с помощью дешифраторов осуществляется выборка необходимых ячеек ЗУ (запоминающих устройств), расшифровка кодов операций с выдачей соответствующих управляющих сигналов, реализация булевых функций.
Реализация дешифратора в базисе Буля представлены на рисунке 2.80.
Рисунок 2.80 – Реализация дешифратора DC 2 в 4 в базисе Буля
Если элементы И в схеме дешифратора (рис. 2.80) заменить на элементы Шеффера (И-НЕ), то получим дешифратор с инверсными выходами, что показывается на выходах кружками. Так как дешифраторы реализуют булевы функции, являющиеся конституэнтами единицы, то любую булеву функцию можно реализовать на базе дешифратора c прямыми выходами и логических схем ИЛИ, а также на базе дешифратора c инверсными выходами и логических схем И-НЕ (рис 2.81).
а) б)
Рисунок 2.81- Реализация булевой функции y на основе дешифратора с прямыми выходами (a) и инверсными выходами (б)
Дешифраторы можно использовать в качестве демультиплексоров, если V использовать как информационный вход, а D1, D2 - как адресные.
- 1. Двоичные сигналы в цифровой технике
- 2. Интегральные технологии
- 3. Переключательные схемы. Логические элементы и (and), или (or), не (not)
- 4. Переключательные схемы. Логические элементы и-не (nand) или-не (nor) исключающее или (xor), эквивалентность (xnor), буфер
- 5. Ассоциативность функций и (and), или (or), и-не (nand) или-не (nor), xor, xnor.
- 6. Степени интеграции микросхем. Позитивная и негативная логика
- 7. Операции кубического исчисления конъюнкция (and), дизъюнкция (or), исключающее или (xor)
- 8. Операции кубического исчисления пересечение, объединение и дополнение
- 9. Кубические покрытия элементов и (and), или (or), и-не (nand) или-не (nor), xor, xnor (доделать!!!)
- 10. Два подхода в минимизации систем булевых функций
- 11. Автоматизация проектирования
- 12. Сумматоры
- 13. Мультиплексоры
- 14. Демультиплексоры
- 15. Дешифраторы
- 16. Шифраторы
- 17. Программируемые логические матрицы (плм или pla)
- 18. Программируемая матричная логика (пмл или pal)
- 19. Универсальные логические модули на основе мультиплексоров (lut)
- 20. Асинхронные триггеры: rs-триггер, r*s*-триггер
- 21. Асинхронные триггеры: jk-триггер, j*k*-триггер
- 22. Асинхронные триггеры: d-триггер, vd-триггер, т-триггер
- 23. Синхронные триггеры
- 24. Одноступенчатые и двухступенчатые триггеры
- 25. Параллельные регистры. Последовательные регистры
- 26. Последовательно-параллельные регистры
- 27. Синтез триггеров на базе других триггеров (доделать!!!)
- 28. Определение абстрактного цифрового автомата
- 29. Автомат Мили
- 30. Автомат Мура
- 32. Задание автомата графом переходов
- 33. Табличный способ задания автоматов
- 34. Автоматная лента
- 35. Задание автомата деревом функционирования
- 36. Матричный способ представления автомата
- 37. Алгоритм трансформации автомата Мура в автомат Мили
- 38. Алгоритм перехода от автомата Мили к автомату Мура
- 39. Концепция операционного и управляющего автомата
- 40. Принцип микропрограммного управления
- 41. Содержательные и закодированные гса
- 42. Канонический метод структурного синтеза сложного цифрового автомат
- 43. Канонический метод синтеза микропрограммных автоматов Мили
- 44. Кодирование состояний автоматов с целью минимизации аппаратурных затрат
- 45. Противогоночное кодирование состояний автоматов. Кодирование состояний автоматов, реализуемых на плис
- 46. Канонический метод синтеза микропрограммных автоматов Мура
- 47. Vhdl-модель управляющего автомата Мили
- 48. Vhdl-модель управляющего автомата Мура
- 49. Vhdl-модель операционного автомата
- 50. Синтез канонической структуры операционного автомата
- 51. Характеристики операционного автомата. Явление гонок в операционных автоматах
- 52. Эквивалентные операции и обобщенный оператор
- 53. Операционный автомат типа I
- 54. Операционный автомат типа м
- 55. Оа типа im с параллельной комбинационной частью
- 56. Оа типа im с последовательной комбинационной частью
- 57. Операционный автомат типа s
- 58. Дребезг механических переключателей и метод его устранения
- 59. Делитель частоты