4.6.1 Регистры памяти

Назначение регистров памяти – хранение двоичной информации небольшого объёма в течение короткого промежутка времени. Регистры представляют собой набор синхронных триггеров, каждый из которых хранит один разряд двоичного числа. Ввод (запись) и вывод (считывание) информации производится параллельным кодом. Ввод обеспечивается тактовым импульсом (с приходом очередного тактового импульса записанная информация обновляется). Считывание производится в прямом или обратном коде.

На рис. 4.25 приведена схема двухтактного регистра на основе RS –триггеров. Информация в регистр заносится по шинам х₁, х₂, …х_n , только в том случае, когда на шину П_р подан управляющий сигнал приёма информации.

При этом через схему &1 проходят сигналы установки триггеров в состояние 1 только в тех разрядах, где х₁=1. Чтобы в остальных разрядах был записан 0, необходимо предварительно все разряды устанавливать в нулевое состояние. Записанный в регистр код слова будет храниться в нём до тех пор, пока не будет снова подан сигнал установки в состояние 0. Прямой код хранимого в регистре слова, будет выдан при наличии на шине В_п управляющего сигнала «Выдача прямого кода». При этом код слова с прямых выходов триггеров регистра пройдёт через группу схем &2 и в каждом разряде на выходе будет выработан сигнал .

Сигнал «Выдача инверсного кода» В_и позволяет через группу схем &3 получить инверсное значение кода, хранимого в регистре. При этом в каждом его разряде вырабатывается значение кода .

Рис. 4.25. Схема функциональная двухтактного регистра на RS- триггерах

Из статических регистров (регистров памяти) составляются блоки регистровой памяти - регистровые файлы. Такие блоки позволяют осуществлять независимую и одновременную запись одного слова и чтение другого.

К примеру, микросхема ИР26 из серии КР1533 или К555 позволяет хранить 4 четырехразрядных слова. Информационные входы регистров RG1÷RG4 соединены параллельно (см. рис. 4.26). Входы адресов записи WA и WB дают 4 комбинации, каждая из которых позволяет соответствующему регистру принять информацию с входов данных D_1-4 при условии наличия на входе разрешения записи активного низкого уровня сигнала. При высоком уровне сигнала на входевходы данных и адресов запрещены. Выходные данные выдаются с данного регистрового файла в прямом коде.

Рис. 4.26. Схема регистрового файла

Содержимое файла (выход одного из регистров RG1÷RG4) вызывается на выход блока Q_1-4 с помощью дешифратора считывания (адресных входов мультиплексора) адресами RА и RВ при условии присутствия низкого активного уровня сигнала разрешения чтения . При высоком уровне сигнала выходы блока Q_1-4 находятся в состоянии высокого импеданса.