25.2 Основные параметры семейств
Все параметры делятся на 2 большие группы:
1) статические параметры, которые измеряются при неизменяемых входных и выходных сигналах;
2) динамические параметры, которые характеризуют временные и частотные характеристики.
Статические параметры микросхем ТТЛ и КМОП приведены в таблице 25.1.
Таблица 25.1 – Статические параметры микросхем серий ТТЛ и КМОП
Наименование параметра | Серии ТТЛ | Серии КМОП | ||||
155 | 555 | 531 | 1533 | 1531 | ||
Напряжение питания Uпит, В | 55% | 55% | 55% | 510% | 510% | 3-15 |
Средняя потребляемая мощность Рср, мВт | 10 | 2 | 19 | 1,2 | 4 | |
Входное напряжение лог.1 , В | 2 | 2 | 2 | 2 | 2 | |
Входное напряжение лог.0 , В | 0,8 | 0,8 | 0,8 | 0,8 | 0,8 | |
Выходное напряжение лог.1 , В | 2,4 | 2,7 | 2,7 | 2,7 | 2,7 | Uпит |
Выходное напряжение лог.0 , В | 0,4 | 0,5 | 0,5 | 0,5 | 0,5 | 0 |
Ток входа при лог.1 ,mA | 0,04 | 0,02 | 0,05 | 0,01 | 0,01 | |
Ток входа при лог.0 ,mA | 1,6 | 0,4 | 2,0 | 0,2 | 0,2 | |
Ток выхода при лог.1 ,mA | 0,4 | 0,4 | 1 | 0,4 | 0,4 | |
Ток выхода при лог.0 ,mA | 16 | 8 | 20 | 8 | 8 | |
Нагрузочная способность, шт. | 10 | 20 | 10 | 40 | 40 | 10 |
Наиболее распространены следующие динамические параметры:
1. Задержка переключения из лог. 1 в лог. 0. Изменение выходного состояния любого цифрового элемента происходит за конечное время. Задержка переключения из лог. 1 в лог. 0 – это время, за которое сигнал изменится от 90 % до 10 % напряжения лог. 1. Смысл этого параметра поясняется рисунком 25.1.
Рисунок 25.1 – Задержка переключения из лог. 1 в лог. 0
2. Задержка переключения из лог. 0 в лог. 1. Задержка переключения из лог. 0 в лог. 1 – это время, за которое сигнал изменится от 10 % до 90 % напряжения лог. 1. Смысл этого параметра поясняется рисунком 25.2.
Рисунок 25.2 – Задержка переключения из лог. 0 в лог. 1
3. Задержка распространения при переключении из лог.1 в лог. 0. Изменение выходных сигналов всегда происходит под воздействием входных сигналов. Но эти изменения происходят с определённой задержкой. Данный параметр позволяет оценить эту задержку. Задержка распространения при переключении из лог. 1 в лог. 0 – это время, измеренное от момента переключения входного сигнала до момента переключения выходного из лог. 1 в лог. 0 сигнала, вызванного входным сигналом. Для определённости время измеряется между точками, равными 50 % от напряжения лог. 1 для входного и выходного сигналов (рисунок 25.3).
Рисунок 25.3 – Задержка распространения при переключении
из лог. 1 в лог. 0
4. Задержка распространения при переключении из лог. 0 в лог. 1. Определяется подобно времени распространения при переключении из лог. 1 в лог. 0 (рисунок 25.4). Время задержки распространения при переключении из лог. 1 в лог. 0 меньше, чем при переключении из лог. 0 в лог. 1.
Рисунок 25.4 – Задержка распространения при переключении
из лог. 0 в лог.1
5. Среднее время задержки распространения. Данный параметр является основным. Находится как среднее арифметическое от задержки распространения при переключении из лог. 1 в лог. 0 и задержки распространения при переключении из лог. 0 в лог. 1. Типичные значения среднего времени задержки распространения для различных серий цифровых микросхем приведены в таблице 25.2.
Таблица 25.2 – Среднее время задержки распространения
Наименование параметра | Серии ТТЛ | Серии КМОП | ||||
155 | 555 | 531 | 1533 | 1531 | ||
Среднее время распространения tз.ср, нс | 20 | 18 | 5 | 14 | 3 | 50 |
- 24.1 Термины и определения цифровой электроники
- 24.2 Системы счисления, применяемые при разработке
- 24.2.1 Перевод чисел из одной системы счисления в другую
- 24.2.2 Перевод целых чисел из двоичной системы счисления
- 24.2.3 Перевод целых чисел из шестнадцатеричной системы
- 24.2.4 Перевод целых чисел из двоичной системы счисления
- 24.2.5 Перевод целых чисел из десятичной системы счисления
- 24.3 Функции алгебры логики
- 24.3.1 Функции алгебры логики одного аргумента
- 24.3.2 Функции алгебры логики двух аргументов
- 24.3.3 Функции конституенты
- 24.4 Принцип двойственности
- 24.5 Теоремы булевой алгебры
- 25.1 Семейства цифровых микросхем
- 25.2 Основные параметры семейств
- 25.3 Типы выводов в цифровых компонентах
- 25.4 Система кодированного обозначения цифровых
- 26.1 Классификация цифровых устройств
- 26.2 Кцу, реализующие элементарные логические функции
- 26.3 Дешифраторы
- 26.4 Шифраторы
- 27.1 Мультиплексоры
- 27.2 Демультиплексоры
- 27.3 Цифровые компараторы
- 27.4 Схема проверки на чётность/нечётность
- 28.1 Общее определение сумматора
- 28.2 Классификация сумматоров
- 28.3 Двоичный полусумматор
- 28.4 Одноразрядный двоичный сумматор
- 28.5 Многоразрядный сумматор параллельного действия
- 29.1 Последовательностные цифровые устройства
- 29.2 Общее определение триггеров
- 29.3 Классификация триггеров
- 29.4 Асинхронный rs-триггер
- 29.5 Синхронный rs-триггер
- 29.6 Двухступенчатый rs-триггер
- 29.7 D-триггер
- 29.8 Универсальный jk-триггер
- 29.9 Т-триггер
- 29.10 Синхронные триггеры с динамическим управлением
- 29.11 Взаимные преобразования триггеров
- 30.1 Общее определение регистров
- 30.2 Классификация регистров
- 30.3 Регистр памяти
- 30.4 Регистр сдвига
- 30.5 Регистр с параллельным приемом и последовательной
- 30.6 Регистр с последовательным приемом и параллельной
- 30.7 Универсальный регистр
- 30.8 Регистр последовательного приближения
- 31.1 Общее определение счетчиков
- 31.2 Классификация счетчиков
- 31.3 Асинхронные счетчики
- 31.4 Построение счётчиков с произвольным модулем счёта
- 31.5 Синхронные счетчики с асинхронным переносом
- 31.6 Синхронные счетчики
- Литература
- Содержание
- Электроника и микропроцессорная техника